CMOS逻辑
共 65 篇文章
CMOS逻辑 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 65 篇文章，持续更新中。
三态门总线传输电路的Multisim仿真方案
<span id="LbZY">基于探索仿真三态门总线传输电路的目的，采用Multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试，给出了仿真实验方案，即用Multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号，用Multisim仿真软件中的逻辑分析仪多踪同步显示各个三态门的控制信号、数据输入信号及总线输出信号波形，结
CMOS和TTL电路探讨
<p>
通常以为TTL门的速度高于“CMOS门电路。影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻数值。电阻数值越大，作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称“速度-功耗积”，做为器件性能的一个重要指
模拟集成电路原理与设计
本讲<BR>研究模拟电路的重要性<BR>模拟电路设计的难点<BR>研究AIC的重要性<BR>研究CMOS AIC的重要性<BR>电路设计一般概念<BR>抽象级别<BR>健壮性设计<BR>符号约定
低噪声放大器(LNA)
LNA的功能和指标<BR>二端口网络的噪声系数<BR>Bipolar LNA<BR>MOS LNA<BR>非准静态(NQS)模型和栅极感应噪声<BR>CMOS最小噪声系数和最佳噪声匹配<BR>参考文献<BR>LNA 的功能和指标<BR>• 第一级有源电路，其噪声、非线性、匹配等性<BR>能对整个接收机至关重要<BR>• 主要指标<BR>– 噪声系数(NF)<BR>取决于系统
低功耗高速跟随器的设计
提出了一种应用于CSTN-LCD系统中低功耗、高转换速率的跟随器的实现方案。基于GSMC±9V的0.18 μm CMOS高压工艺SPICE模型的仿真结果表明，在典型的转角下，打开2个辅助模块时，静态功耗约为35 μA；关掉辅助模块时，主放大器的静态功耗为24 μA。有外接1 μF的大电容时，屏幕上的充放电时间为10 μs；没有外接1μF的大电容时，屏幕上的充放电时间为13μs。验证表明，该跟随器能
CMOS版图设计技巧之一
CMOS版图设计技巧之一
LM393中文资料
<span style="color: rgb(51, 51, 51); font-family: Verdana, Arial, Helvetica, sans-serif, 宋体; font-size: 14px; line-height: 25px; text-align: left; background-color: rgb(247, 253, 255); ">LM393是双电压比较器集
高等模拟集成电路
近年来，随着集成电路工艺技术的进步，电子系统的构成发生了两个重要的变化： 一个是数字信号处理和数字电路成为系统的核心，一个是整个电子系统可以集成在一个芯片上（称为片上系统)。这些变化改变了模拟电路在电子系统中的作用，并且影响着模拟集成电路的发展。 数字电路不仅具有远远超过模拟电路的集成规模，而且具有可编程、灵活、易于附加功能、设计周期短、对噪声和制造工艺误差的抗扰性强等优点，因而大多数复杂系统以数
拉扎维模拟CMOS集成电路设计(前十章全部课件)
拉扎维的前十章课件，初学者看看
一种带振幅调节的晶体振荡器
<span id="LbZY">设计了一种带振幅控制的晶体振荡器，用于32 768 Hz的实时时钟。振幅调节环采用源接地振荡器形式来得到高的频率稳定性和低的功耗。使用MOS管电阻有效的减小了版图面积。电路在0.35 μm、5 V CMOS工艺上实现，仿真和测试结果都能满足设计要求。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-
Construction Strategy of ESD P
Construction Strategy of ESD Protection Circuit<BR>Abstract： The principles used to construct ESD protection on circuits and the basic concept<BR>ions of ESD protection design are presented.<BR>Key wo
如何选择正确的CMOS模拟开关
<div>
Abstract: With the large number of analog switches on the market today, there are many performance criteria for a product designer to consider. This application note reviews the basic construct
时序逻辑电路的分析和设计
时序逻辑电路的分析和设计
复旦cmos学习课件(模拟集成电路设计原理)
这是在网上找了好久的课件，比较不错，上面还有我的笔记，主要讲解模拟集成电路设计原理。
模拟电子基础器件动画模拟视频教程1
用动画的方式进行模拟，介绍模电里的基础性原理，像PN节 二极管 三极管 CMOS
CMOS器件抗静电措施的研究
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">由于CMOS器件静电损伤90%是延迟失效，对整机应用的可靠性影响太大，因而有必要对CMOS器件进行抗静电措施。本文描述了CMOS器件受静电损伤的机理，从而对设计人员提出了几种在线路设计中如何抗静电，以保护CM
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
为什么我的CMOS逻辑电路烧起来了
<div>
Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits
SIMATIC 逻辑运算指令
ANDB (字节与) 指令对两个输入字节按位与 得到一个字节结<BR>果 (OUT)ORB (字节或) 指令对两个输入字节按位或 得到一个字节结<BR>果 (OUT)XORB (字节异或) 指令对两个输入字节按位异或得到一个字<BR>节结果 (OUT)使 ENO = 0 的错误条件是SM4.3 (运行时间) 0006 (间接寻<BR>址)这些指令影响下面的特殊存储器位 SM1.0 (零)