PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0中还通过使用128B/130B的编码方式（无效信息量减低为1.5625%），同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机性的数据，到接收端使用同样的多项式将其恢复出来）来实现数据传输密度和直流平衡以及时钟恢复的实现。
上传时间： 2014-12-29
上传用户：shaojie2080
Multisim 12.0安装及破解
上传时间： 2013-11-15
上传用户：258彼岸
Multisim 12.0安装及破解
上传时间： 2013-10-21
上传用户：jhs541019
由于Virtex-5 器件的基础架构与以往的FPGA 器件不同，因此，要为特定设计选择合适的Virtex-5 器件并非易事。大多数情况下，设计应采用类似的阵列大小（器件数量）并且比以前的目标器件至少低一个速度级别（如从中速级别到慢速级别）。但是，这种建议对于有些情况却并不适用。本节将介绍一些会影响Virtex-5 FPGA 器件选择标准的设计风格和特征。
上传时间： 2013-11-02
上传用户：zhuyibin
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
上传时间： 2013-10-27
上传用户：894448095
基于USB2.0的虚拟示波器项目申请答辩
上传时间： 2015-01-03
上传用户：杏帘在望
使用BorlandC++4.5编译的一个MUD客户端程序
上传时间： 2014-01-09
上传用户：亚亚娟娟123
rtlinux3.0 的源代码
上传时间： 2015-01-06
上传用户：bjgaofei
题目：给一个不多于5位的正整数，要求：一、求它是几位数，二、逆序打印出各位数字。 1. 程序分析：学会分解出每一位数
上传时间： 2014-01-23
上传用户：netwolf
Usb 2.0的主机控制器规范。
上传时间： 2013-12-08
上传用户：sunjet
