Brian

《Ultra-Low Power Wireless Technologies for Sensor Networks》电子书

《Ultra-Low Power Wireless Technologies for Sensor Networks》电子书，Brian Otis and Jan Rabaey，很贵的一本书！

标签： Technologies Ultra-Low Networks Wireless

上传时间： 2013-11-29

上传用户：宋桃子
CHM电子书

CHM电子书，JAVA并发式编程 By Brian Goetz, Tim Peierls, Joshua Bloch, Joseph Bowbeer, David Holmes, Doug Lea

标签： CHM 电子书

上传时间： 2014-01-21

上传用户：牛布牛
g a w k或GNU awk是由Alfred V. A h o

g a w k或GNU awk是由Alfred V. A h o，Peter J.We i n b e rg e r和Brian W. K e r n i g h a n于1 9 7 7年为U N I X创建的a w k编程语言的较新版本之一。a w k出自创建者姓的首字母。a w k语言（在其所有的版本中）是一种具有很强能力的模式匹配和过程语言。a w k获取一个文件（或多个文件）来查找匹配特定模式的记录。当查到匹配后，即执行所指定的动作。作为一个程序员，你不必操心通过文件打开、循环读每个记录，控制文件的结束，或执行完后关闭文件。

标签： V. Alfred GNU awk

上传时间： 2014-01-02

上传用户：hwl453472107
FPGA开发全攻略(下册)

FPGA开发全攻略(下册) 如何克服 FPGA I/O 引脚分配挑战作者：Brian Jackson 产品营销经理Xilinx, Inc. Brian.jackson@xilinx.com 对于需要在 PCB 板上使用大规模 FPGA 器件的设计人员来说，I/O 引脚分配是必须面对的众多挑战之一。由于众多原因，许多设计人员发表为大型 FPGA 器件和高级 BGA 封装确定 I/O 引脚配置或布局方案越来越困难。但是组合运用多种智能 I/O 规划工具，能够使引脚分配过程变得更轻松。在 PCB 上定义 FPGA 器件的 I/O 引脚布局是一项艰巨的设计挑战，即可能帮助设计快速完成，也有可能造成设计失败。在此过程中必须平衡 FPGA 和 PCB 两方面的要求，同时还要并行完成两者的设计。如果仅仅针对 PCB 或 FPGA 进行引脚布局优化，那么可能在另一方面引起设计问题。为了解引脚分配所引起的后果，需要以可视化形式显示出 PCB 布局和 FPGA 物理器件引脚，以及内部 FPGA I/O 点和相关资源。不幸的是，到今天为止还没有单个工具或方法能够同时满足所有这些协同设计需求。然而，可以结合不同的技术和策略来优化引脚规划流程并积极采用 Xilinx® PinAhead 技术等新协同设计工具来发展出一套有效的引脚分配和布局方法。赛灵思公司在 ISE™ 软件设计套件 10.1 版中包含了 PinAhead。赛灵思公司开发了一种规则驱动的方法。首先根据 PCB 和 FPGA 设计要求定义一套初始引脚布局，这样利用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。如果在设计流程的后期由于 PCB 布线或内部 FPGA 性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要在 PCB 或 FPGA 设计中进行很小的设计修改。

标签： FPGA开发全攻略

上传时间： 2022-03-28

上传用户：默默