Bench
共 52 篇文章
Bench 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 52 篇文章，持续更新中。
QVGA显示白框的test bench程序
QVGA显示白框的test bench程序
基于 xinlinx 写的DES加密算法
基于 xinlinx 写的DES加密算法，内涵test bench，加密解密都有
S1D13717 API LIB.所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。 如果你使用了不同的开发工具和编译器
S1D13717 API LIB.所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。
如果你使用了不同的开发工具和编译器，你需要制定相应的的工程文件重新编译源代码，生成需要的库。
S1D13717API移植手册.所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器
S1D13717API移植手册.所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器，你需要制定相应的的工程文件重新编译源代码，生成需要的库。
所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器
所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器，你需要制定相应的的工程文件重新编译源代码，生成需要的库。
HDL实现的DES算法
HDL实现的DES算法，及相关的Test bench激励文件
这是rs（255
这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
Lattice公司的A Verilog HDL Test Bench Primer应用手册
Lattice公司的A Verilog HDL Test Bench Primer应用手册
Test bench for CY7C1062AV33
Test bench for CY7C1062AV33
怎样编写仿真功能的测试文件（test bench）
怎样编写仿真功能的测试文件（test bench）
The Hardware folder contains the following files:- 1) Sram_Interface.bit -----------------> Bi
The Hardware folder contains the following files:-
1) Sram_Interface.bit -----------------> Bitstream File
2) Sram_Interface.ucf -----------------> UCF File
3) Sram_Interface.vhd ------
This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit) multip
This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit) multiplier 8bit, and test bench file. This is a unsigned type.
encode.v The encoder syndrome.v Syndrome generator in decoder berlekamp.v Berlekamp algorithm in
encode.v The encoder
syndrome.v Syndrome generator in decoder
berlekamp.v Berlekamp algorithm in decoder
chien-search.v Chien search and Forney algorithm in decoder
decode.v The top module of
This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDR
This leon3 design is tailored to the Altera NiosII Startix2
Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM.
As of this time, the DDR interface only works up to 120 MHz.
At 130, D
<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.
<Floating Point Unit Core>
fpupack.vhd
pre_norm_addsub.vhd
addsub_28.vhd
post_norm_addsub.vhd
pre_norm_mul.vhd
mul_24.vhd
vcom serial_mul.vhd
post_norm_mul.vhd
pre_norm_div.vhd
serial_
计数器 锁存器 12位寄存器 带load
计数器
锁存器
12位寄存器
带load，clr等功能的寄存器
双向脚（clocked bidirectional pin）
一个简单的状态机
一个同步状态机
用状态机设计的交通灯控制器
数据接口
一个简单的UART
测试向量（Test Bench）举例：
加法器源程序 相应加法器的测试向量test bench）
S1D13717API_HAL_LIB所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器
S1D13717API_HAL_LIB所有的工程文件都是针对EPSON的WORK BENCH 33制定的。原库文件也是使用WORK BENCH 33编译生成的。如果你使用了不同的开发工具和编译器，你需要制定相应的的工程文件重新编译源代码，生成需要的库。
相应加法器的测试向量（test bench)
相应加法器的测试向量（test bench)
作为数字集成电路的硬件工程师
作为数字集成电路的硬件工程师，在做设计的时候，写Test Bench是很重要的，甚至重要过你的一些设计本身，因为它可以确定你的设计是否可用可行，并且能够优化你的设计。