quartus7.1的avalon总线的测试。
quartus7.1的avalon总线的测试。...
quartus7.1的avalon总线的测试。...
FIFO,vhdl实现,希望可以有帮助,大家加油。。。...
fifo 应用,fifo空满标志的判断方法及思路...
pwm_avalon_interface是pwm组件的avalon接口,是pwm模块三个文件中的一个...
Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO ...
异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性...
verilog fifo...
异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性...
fifo ov7670摄像头开源代码资料 驱动程序...
使用verilog hdl语言设计一个先进先出的堆栈fifo,要求写出其测试源代码部分...