Protel原理图需要的Xilinx元件库
标签： protelxilinx zip
上传时间： 2013-07-07
上传用户：yatouzi118
运用到电路原理图制作，印制电路板制作，集合了很多电子元器件
上传时间： 2013-04-24
上传用户：star_in_rain
Altium+Designer+Summer+08破解文件 （模板生成License网络、单机版皆可）
标签： AltiumDesigner 08 破解文件
上传时间： 2013-04-24
上传用户：mpquest
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
进入20世纪90年代后，随着全球信息化、智能化、网络化的发展，嵌入式系统技术获得了前所未有的发展空间。 嵌入式系统的最大特点之_是其所具有的目的性或针对性，即每一套嵌入式系统的开发设计都有其特殊的应用场合与特定功能，这也是嵌入式系统与通刚的计算机系统最主要的区别。由于嵌入式系统是为特定的目的而设计的，且常常受到体积、成本、功能、处理能力等各种条件的限制。因此，如果可以最大限度地提高应用系统硬件上和软件上的灵活性，就可以用最低的成本，最少的时间，快速的完成功能的转换。 本课题的目的在于提出并设计一种基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可扩展功能嵌入式系统平台，并完成了系统的硬件设计和PCI(Peripheral Component Interconnect)桥的固件设计。设计过程中采用美国ALTIUM公司的ALTIUM DESIGNER 6.0 EDA软件开发了系统的硬件部分。在整个硬件开发环节中，充分采用高速PCB(Printed Circuit Board)的设计原则，并进行全面的电路仿真试验，保证了硬件系统的高度可靠性。本系统承袭了ARM7系列处理器高性能、低功耗、低成本的优点，并充分考虑到用户的需要，扩展了多种常用的外部设备接口以及蓝牙无线接口等，为将米各种可能的应用提供了完善的硬件基础。概括总结起来本文具体工作如下： 1．完全自主设计了具有高扩展性的基于LPC2292嵌入式处理器的嵌入式系统应用开发平台。基于该硬件平台，可以实现许多基于ARM架构处理器的嵌入式应刚而无需对硬什系统作出大的改变，如多协议转换器、CAN(Control Area Network)总线网关、以太网关、各种工业控制应用等。并在具体的设计实践中，总结出了嵌入式系统硬件平台的设计原则及设计方法。 2．完成了基于CPLD的PCI桥接芯片的同什设计，在ARM硬件平台上成功扩展了PCI设备，成功解决了ARM处理器和PCI从设备之间通讯的问题。 3．完成了对所开发的嵌入式系统硬件平台的测试工作，完成了基于AT89C51的PCI测试卡软硬件设计。基于此测试卡，可以实现对系统中的PCI通讯功能进行有效测试，以保证整个硬件系统正常、高效、稳定地运行。本系统的设计完成，使其可以作为嵌入式应用的二次开发或实验平台，用于工业产品开发及高校相关专业的实践教学。
上传时间： 2013-05-22
上传用户：sztfjm
一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！
标签： Altium-Designer 6.0 电路设计 实用教程
上传时间： 2013-06-29
上传用户：sn2080395
实用全面的altium designer设计文档
标签： Altium_Designer Moses V2 使用指南
上传时间： 2013-05-20
上传用户：王小奇
破解方法： 1.用破解文件中的dxp.exe复制到安装Altium.Designer.v6.9的根目录中去，覆盖原来的图标 对于AD_6.9_CRr 文件解压后，运行之，自动将生成的*.alf文件加入到Altium.Designer.v6.9的根目录。 再启动程序，提示要输入注册号，选择导入注册文件，把刚才生成的*.alf文件导入即可 3.中文破解，启动 AD6.9，点击左上角 DXP,下拉菜单中选择preferences（优先选项） 在下方的use localization resource 退出该程序，重新启动，就出现中文菜单。
上传时间： 2013-04-24
上传用户：yzy6007
Logic2007中文教程 PADS Logic功能，特点及使用教程 本教程描述了PADS Logic 的各种功能和特点、以及使用方法。这些功 能包括： 如何在PADS Logic 中使用工作区(Working Area)。 如何在PADS Logic 的元件库中定义目标库(Library)。 如何从库中搜索有关的元件(Part)。 如何添加连线(Connection)、总线(Bus)、使用页间连接符号 移动(Move)、拷贝(Copy)、删除(Delete)和编辑(Edit)等操作方式(Mode)。 在设计数据编辑时使用查询/修改(Query/Modify)命令。 如何定义设计规则(Design Rules)。 如何建立网表(Netlist)和SPICE 格式网络表以及材料清单(BOM)报
上传时间： 2013-04-24
上传用户：zhaoq123
设计规则检查 (DRC) 是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在您设计时在线检查，并/或以批量的方式检查，这样结果会列在 消息 面板中，并生成一个报告文件。此功能应该用于每个布线好的板子上，以确保最小间距规则得到维持，并且没有其他的设计干涉。尤其推荐您在生成最后的加工文件之前一定要执行设计规则检查。
上传时间： 2013-04-24
上传用户：黄华强
