《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例...
《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例...
This an exercise in using finite state machines.基于ALTERA的DE2开发 平台,设计一个有限状态机FSM(finite state machines)....
Altera公司开发的用于其FPGA的的Nios软核入门介绍...
Designing Digital Down Conversion Systems with Altera CIC MegaCore and FIR Compensation Filter v6.1...
青云开发的LCD模块LCM240128ZK3用于ALTERA的FPGA,自己写的AVALON总线IP核,供大家参考...