搜索结果
找到约 1,747 项符合
Altera-jtag 的查询结果
其他 各种JTAG：包括ALTERA、ARM、AVR、LATTICE、S52、XILINX。
各种JTAG：包括ALTERA、ARM、AVR、LATTICE、S52、XILINX。
VHDL/FPGA/Verilog turbo jtag CPLD source code use altera EPM7128S
turbo jtag CPLD source code
use altera EPM7128S
嵌入式/单片机编程 USB JTAG 卡. 允许从主机USB口直接控制JTAG I/O 信号。 USB端与Altera USB-Blaster使用相同的协议。主机端与openwince, OpenOCD和Altera的
USB JTAG 卡. 允许从主机USB口直接控制JTAG I/O 信号。
USB端与Altera USB-Blaster使用相同的协议。主机端与openwince, OpenOCD和Altera的软件兼容
学术论文 基于JTAG和FPGA的嵌入式SOC验证系统研究与设计.rar
随着半导体制造技术不断的进步，SOC(System On a Chip)是未来IC产业技术研究关注的重点。由于SOC设计的日趋复杂化，芯片的面积增大，芯片功能复杂程度增大，其设计验证工作也愈加繁琐。复杂ASIC设计功能验证已经成为整个设计中最大的瓶颈。 使用FPGA系统对ASIC设计进行功能验证，就是利用FPGA器件实现用户待验证的IC设计。 ...
微处理器开发 This a c_based JATG.This code assumes that you have a JTAG parallel cable connected to your PC // W
This a c_based JATG.This code assumes that you have a JTAG parallel cable connected to your PC
// Works with Xilinx parallel III or Altera ByteBlasterMV/
技术资料 Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Sil ...
技术资料 Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板 ...
技术资料 Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的Block RAM资源；➢ EP4CE15F23C8N芯片逻辑单元数为15K LE；➢ Cyclone IV EP4CE15板载W25Q064 SPI Fl ...