可用于ALTERA 的CPLD和AVR 单片机的并口下载器的电路原理图和PCB图(PROTEL DXP),经实验可直接使用。
可用于ALTERA 的CPLD和AVR 单片机的并口下载器的电路原理图和PCB图(PROTEL DXP),经实验可直接使用。...
可用于ALTERA 的CPLD和AVR 单片机的并口下载器的电路原理图和PCB图(PROTEL DXP),经实验可直接使用。...
Vga Controller source code for Altera FPGA...
ALtera FPGA Cyclone III开发电路图,对初学者设计此类FPGA有重要参考价值...
FPGA/CPLD的实体教程,结合相关开发工具学习。...
Code was successfully implemented within ALtera FPGA with Quartus 6.0. It presents two polish own fe...
FPGA&CPLD数字电路设计 数字滤波电路 设计...
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控...
Altera FPGA Cyclone I EP1C6 EP1C12 最小系统 开发板...
Altera FPGA Cyclone II EP2C5 最小系统 开发板...
Altera FPGA DE2的原理图,相信有很大的帮助,经典的FPGA设计电路及相关的接口都有了。...