hdb3的发送端源代码，采用verilog可综合格式书写。已经在多款fpga和cpld芯片成功综合实现。
上传时间： 2013-12-26
上传用户：924484786
采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，
上传时间： 2016-03-21
上传用户：270189020
VHDL书写VGA源码，可用于FPGA和CPLD
上传时间： 2016-05-23
上传用户：xwd2010
：介绍一种仅使用配置空间设计PCI板卡的方法，使扳卡设计者能比较客易从ISA过渡到 PCI设计，该方法基于FPGA／CPLD，在最小设计模式下，仅使用18个引脚就能实现简易的眦功能 卡。
上传时间： 2014-01-15
上传用户：凤临西北
SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
标签： controller written NIOS2 using
上传时间： 2016-08-12
上传用户：王楚楚
QuartusII简介手册+中文版 本手册针对的读者是 Quartus II 软件的初学者，它概述了可编程逻辑设计中 Quartus II 软件的功能。 不过，本手册并不是 Quartus II 软件的详尽参考手 册。 相反，本手册只是一本指导书，它解释软件的功能以及显示这些功能如 何帮助您进行 FPGA 和 CPLD 设计。
上传时间： 2013-12-21
上传用户：hj_18
一个FIFO源代码，基于Altera FPGA
上传时间： 2014-01-24
上传用户：王者A
汉诺塔！！！ Simulate the movement of the Towers of Hanoi puzzle Bonus is possible for using animation eg. if n = 2 A→B A→C B→C if n = 3 A→C A→B C→B A→C B→A B→C A→C
标签： the animation Simulate movement
上传时间： 2017-02-11
上传用户：waizhang
本文首先对MCS8051单片机的原理进行介绍和分析；接着介绍使用EDA技术，用VHDL语言完成了8051单片机的设计工作；MCS8051单片机的CPU和数模转换器的设计运用了算术逻辑单元ALU算术运算的算法实现和控制单元的状态机；以及数模转换器的∑-△调制方法的实现。通过如上的算法实现，可以看出VHDL语言在算法级的设计上具有很多的优势和特点。使用EDA技术设计的结果既可以用FPGA／CPLD来实施验证，也可以直接做成专用集成电路(ASIC)。
上传时间： 2013-11-27
上传用户：cooran
用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。
标签： verilog
上传时间： 2017-05-28
上传用户：无聊来刷下
