Altera-FPGA-<b>CPLd</b>

Altera FPGA设计基篇

AlteraFPGA设计基篇.pdf,Altera FPGACPLD设计高级篇.pdf

标签： Altera FPGA

上传时间： 2013-08-07

上传用户：9牛10
Altera FPGA CPLD设计高级篇电子书籍

AlteraFPGACPLD设计高级篇电子书籍

标签： Altera FPGA CPLD 电子

上传时间： 2013-08-14

上传用户：哇哇哇哇哇
通过FPGA提高工业应用灵活性的5种方法

　　可编程逻辑器件（PLD）是嵌入式工业设计的关键元器件。在工业设计中，PLD已经从提供简单的胶合逻辑发展到使用FPGA作为协处理器。该技术在通信、电机控制、I/O模块以及图像处理等应用中支持 I/O 扩展，替代基本的微控制器（MCU）或者数字信号处理器（DSP）。　　随着系统复杂度的提高，FPGA还能够集成整个芯片系统（SoC），与分立的 MCU、DSP、ASSP，以及 ASIC解决方案相比，大幅度降低了成本。不论是用作协处理器还是SoC，Altera FPGA在您的工业应用中都具有以下优点：　　1. 设计集成——使用FPGA作为协处理器或者SoC，在一个器件平台上集成 IP和软件堆栈，从而降低成本。　　2. 可重新编程能力——在一个公共开发平台的一片 FPGA中，使工业设计能够适应协议、IP以及新硬件功能的发展变化。　　3. 性能调整——通过FPGA中的嵌入式处理器、定制指令和IP模块，增强性能，满足系统要求。　　4. 过时保护——较长的 FPGA 产品生命周期，通过 FPGA 新系列的器件移植，延长工业产品的生命周期，保护硬件不会过时。　　5. 熟悉的工具——使用熟悉的、功能强大的集成工具，简化设计和软件开发、IP集成以及调试。

标签： FPGA 工业应用

上传时间： 2014-12-28

上传用户：rnsfing
基于Altera FPGA CPLD的电子系统设计及工程实践

讲解到位，工程例子很全，适合下载学习。

标签： Altera FPGA CPLD 电子系统设计

上传时间： 2013-10-29

上传用户：Pzj
采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

标签： Rocket 2.5 高速串行收发器

上传时间： 2013-11-06

上传用户：smallfish
* 高斯列主元素消去法求解矩阵方程AX=B,其中A是N*N的矩阵,B是N*M矩阵 * 输入: n----方阵A的行数 * a----矩阵A * m----矩阵B的列数 * b----矩

* 高斯列主元素消去法求解矩阵方程AX=B,其中A是N*N的矩阵,B是N*M矩阵 * 输入: n----方阵A的行数 * a----矩阵A * m----矩阵B的列数 * b----矩阵B * 输出: det----矩阵A的行列式值 * a----A消元后的上三角矩阵 * b----矩阵方程的解X

标签： 矩阵 AX 高斯元素

上传时间： 2015-07-26

上传用户：xauthu
这些ppt文件详细介绍了使用Altera公司FPGA芯片编程时的注意问题

这些ppt文件详细介绍了使用Altera公司FPGA芯片编程时的注意问题，包含时序、EBA、LPM库等，还有一些实用技巧供学习。对于使用Altera FPGA的同志会有帮助，但全部为英文编写，请注意。

标签： Altera FPGA 详细介绍

上传时间： 2014-01-27

上传用户：偷心的海盗
详细介绍了CPLD和FPGA的区别

详细介绍了CPLD和FPGA的区别，对新手理解FPGA和CPLD有极大的帮助。

标签： CPLD FPGA 详细介绍

上传时间： 2013-11-28

上传用户：杜莹12345
7段数码是纯组合电路

7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。

标签： 数码组合电路

上传时间： 2014-01-08

上传用户：wff
(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇小写字母表示人的语言词汇希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A

(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇小写字母表示人的语言词汇希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A→sae (3) 、将魔王语言B(ehnxgz)B解释成人的语言.每个字母对应下列的语言.

标签： 字母 tAdA 语言词汇

上传时间： 2013-12-30

上传用户：ayfeixiao