虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

本节的主题是介绍 Active Server Pages

本节的主题是介绍 Active Server Pages，解释 Active Server Pages 脚本的基本概念，并讨论诸如如何维持状态之类的更复杂的应用程序问题。

2014-12-03 109 Active-HDL

Active-Server-Pages-3.0-技术实务-644页-516M.pdf

New-尚未归类-412册-8.64G Active-Server-Pages-3.0-技术实务-644页-516M.pdf

2023-08-23 9 Active-HDL

TMS3205402Verilog HDL源码

TMS3205402Verilog HDL源码

2013-08-17 163 Active-HDL

Verilog HDl代码

Verilog HDl代码，学习一颗看一下

2013-08-19 113 Active-HDL

Verilog HDL程序

Verilog HDL程序，对硬件开发有兴趣或需要的朋友赶快down下来

2014-12-09 192 Active-HDL

Verilog HDL设计

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次

2023-12-16 9 Active-HDL

Verilog HDL课件

Verilog HDL课件，有常见问题说明

2013-12-21 69 Active-HDL

hdl的8051核

hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核

2013-12-08 115 Active-HDL