虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

采用Verilog HDL语言编写的实用电梯控制器

采用Verilog HDL语言编写的实用电梯控制器，这是一个在实验室里模拟的项目，分为主控制器与分控制器，主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能；分控制器是在每一层的设备，实现显示电梯当前所在楼层、接收乘客上升下降...

2014-01-23 121 Active-HDL

（219）卷积编码的verilog hdl源代码,很有用的啊,

（219）卷积编码的verilog hdl源代码,很有用的啊,

2016-09-01 71 Active-HDL

基于I2C 的语音采集与播放 Verilog HDL源代码

基于I2C 的语音采集与播放 Verilog HDL源代码

2016-07-25 117 Active-HDL

适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现

2014-01-19 88 Active-HDL

用VERILOG HDL实现的任意频率分频器源代码

用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序

2014-01-07 145 Active-HDL

高清电子书-基于Verilog+HDL的通信系统设计

高清电子书-基于Verilog+HDL的通信系统设计334页

2022-02-16 11 Active-HDL

verilog—hdl教程135例大量的数字点电路例子

verilog—hdl教程135例大量的数字点电路例子

2013-12-21 23 Active-HDL

XILINX大学合作教材-Verilog+HDL程序设计与实践

XILINX大学合作教材-Verilog+HDL程序设计与实践

2022-03-28 2 Active-HDL