虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

视频图像采集verilog HDl源程序

：视频图像采集verilog HDl源程序，视频解码芯片部分的，可以供参考

2024-05-07 7 Active-HDL

Verilog HDL电路设计指导书—华为

Verilog HDL电路设计指导书共包括典型电路和常用电路两个章节。如果是初学者建议从常用电路开始学起。

2024-11-07 4 Active-HDL

基于Verilog HDL的电梯系统设计

基于Verilog HDL的电梯系统设计

2015-11-22 45 Active-HDL

4 digital LED dynamic display的Verilog HDL源代码

4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144...

2016-04-12 95 Active-HDL

VGA实验的Verilog HDL代码用于FPGA

VGA实验的Verilog HDL代码用于FPGA

2014-12-07 50 Active-HDL

台湾verilog hdl硬件描述性语言

台湾verilog hdl硬件描述性语言，适合有基础的人

2014-01-09 143 Active-HDL

PWM Verilog HDL原码和底层C驱动

PWM Verilog HDL原码和底层C驱动，即测试程序，可直接使用

2013-12-19 132 Active-HDL

Verilog HDL 高级数字设计源码 _chapter4

Verilog HDL 高级数字设计源码 _chapter4

2014-01-03 138 Active-HDL