虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

500

Active-HDL 热门资料

查看全部 500 份 →

UART转I2C的Verilog HDL代码

UART转I2C的Verilog HDL代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写

2014-08-03 127 Active-HDL

24C01A的Verilog HDL仿真代码

24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写

2016-03-03 66 Active-HDL

华为Verilog HDL 入门教程

华为Verilog HDL 入门教程，下载后请解压。

2016-06-04 43 Active-HDL

verilog hdl 综合实用教程

verilog hdl 综合实用教程，一本非常实用易学易懂的书

2013-12-15 65 Active-HDL

Verilog HDL 串口发送程序

Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功，和大家一起分享！^_^

2016-07-17 37 Active-HDL

BCD编码的Verilog HDL程序

BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。

2014-02-18 171 Active-HDL

用Verilog HDL设计电子钟

基于Verilog HDL实现的电子钟设计，支持时分秒实时显示与校准功能，采用状态机控制逻辑确保操作稳定可靠。内置跑表模块，支持清零、启动、暂停及继续计时，满足嵌入式系统开发需求。

2026-02-24 1 Active-HDL

用Verilog HDL 写的 ARM IP 核

从基础到实践，逐步解析如何用Verilog HDL实现ARM7内核的逻辑设计。适合对数字电路和处理器架构感兴趣的开发者，提供清晰的代码结构与设计思路。

2026-02-25 3 Active-HDL