ZLG-imx6ul核心板开发板底板Altium Designer AD设计硬件原理图文件
ZLG-imx6ul核心板开发板底板Altium Designer AD设计硬件原理图文件，IoTIoT -6G 2C 6G2C -L采用 无线 核心板 核心板 和底板 组合的方式，核心和底板 组合的方式，核心和底板 组合的方式，核心和底板 组合的方式，核心和底板 组合的方式，核心和底板 组合的方式...
ADC设计技术资料
📦 资源总数：46088
💻 源代码：68895
🔌 电路图：3
🔥 ADC设计热门资料
查看全部46088个资源 »Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带...
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部...
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,...
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的...
💻 ADC设计源代码
查看更多 »📂 ADC设计资料分类