PIC16C63单片机UART通信——A机读取时钟芯片DS1302获得当前时间，通过UART通信传给B机，B机使用LCD1602显示当前时间
上传时间： 2013-11-30
上传用户：shanml
This books presents the research work of COST 273 Towards Mobile Broadband Multimedia Networks, hence, it reports on the work performed and on the results achieved within the project by its participants. The material presented here corresponds to the results obtained in four years of collaborative work by more than 350 researchers from 137 institutions (universities, operators, manufacturers, regulators, independent laboratories and others – a full list is provided in Appendix B) belonging to 29 countries (mainly European, but also from Asia and North America) in the area of mobileradio. Theobjectiveofpublishingtheseresultsasabookisessentiallytomakethemavailable to an audience wider than the project. In fact, it just follows a ‘tradition’ of previous COST Actions in this area of telecommunications, i.e. COST 207, 231 and 259.
标签： Multimedia Techniques Broadband Networks Mobile
上传时间： 2020-05-30
上传用户：shancjb
序号 题号 题目名称 组别1 A 微电网模拟系统 本科2 B 滚球控制系统 本科3 C 四旋翼自主飞行器探测跟踪系统 本科4 E 自适应滤波器 本科5 F 调幅信号处理实验电路 本科6 H 远程幅频特性测试装置 本科7 I 可见光室内定位装置 本科8 K 单相用电器分析监测装置 本科9 L 自动泊车系统 高职高专10 M 管道内钢珠运动测量装置 高职高专11 O 直流电动机测速装置 高职高专12 P 简易水情检测系统 高职高专
标签： 全国大学生电子设计竞赛
上传时间： 2021-12-11
上传用户：wangshoupeng199
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
Pspice教程课程内容：在这个教程中，我们没有提到关于网络表中的Pspice 的网络表文件输出，有关内容将会在后面提到!而且我想对大家提个建议：就是我们不要只看波形好不好，而是要学会分析，分析不是分析的波形，而是学会分析数据，找出自己设计中出现的问题!有时候大家可能会看到，其实电路并没有错，只是有时候我们的仿真设置出了问题，需要修改。有时候是电路的参数设计的不合理，也可能导致一些莫明的错误!我觉得大家做一个分析后自己看看OutFile文件!点,就可以看到详细的情况了!基本的分析内容：1．直流分析2．交流分析3．参数分析4．瞬态分析进阶分析内容：1． 最坏情况分析.2． 蒙特卡洛分析3． 温度分析4． 噪声分析5． 傅利叶分析6． 静态直注工作点分析数字电路设计部分浅谈附录A: 关于Simulation Setting的简介附录B： 关于测量函数的简介附录C：关于信号源的简介
上传时间： 2014-12-24
上传用户：plsee
电路板级的电磁兼容设计:本应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计。本文从以下几个部分进行论述：第一部分：电磁兼容性的概述第二部分：元件选择和电路设计技术第三部分：印制电路板的布线技术附录A：电磁兼容性的术语附录B：抗干扰的测量标准第一部分 — 电磁干扰和兼容性的概述电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰，电路设计者不得不移走干扰源，或设法保护电路不受干扰。其目的都是为了使电路按照预期的目标来工作——即达到电磁兼容性。通常，仅仅实现板级的电磁兼容性这还不够。虽然电路是在板级工作的，但是它会对系统的其它部分辐射出噪声，从而产生系统级的问题。另外，系统级或是设备级的电磁兼容性必须要满足某种辐射标准，这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准；为了适应这个要求，设计者必须从板级设计开始就考虑抑制电子干扰。
上传时间： 2013-10-12
上传用户：xiaoyaa
一直以來， 電子電路斷路器( E C B ) 都是由一個MOSFET、一個 MOSFET 控制器和一個電流檢測電阻器所組成的。
上传时间： 2013-10-18
上传用户：qwerasdf
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
第八章 labview的编程技巧 本章介绍局部变量、全局变量、属性节点和其他一些有助于提高编程技巧的问题，恰当地运用这些技巧可以提高程序的质量。 ８．１ 局部变量 严格的语法尽管可以保证程序语言的严密性，但有时它也会带来一些使用上的不便。在labview这样的数据流式的语言中，将变量严格地分为控制器（Control）和指示器（Indicator），前者只能向外流出数据，后者只能接受流入的数据，反过来不行。在一般的代码式语言中，情况不是这样的。例如我们有变量a、b和c，只要需要我们可以将a的值赋给b，将b的值赋给c等等。前面所介绍的labview内容中，只有移位积存器即可输入又可输出。另外，一个变量在程序中可能要在多处用到，在图形语言中势必带来过多连线，这也是一件烦人的事。还有其他需要，因此labview引入了局部变量。
上传时间： 2013-10-27
上传用户：xieguodong1234
Pspice教程课程内容：在这个教程中，我们没有提到关于网络表中的Pspice 的网络表文件输出，有关内容将会在后面提到!而且我想对大家提个建议：就是我们不要只看波形好不好，而是要学会分析，分析不是分析的波形，而是学会分析数据，找出自己设计中出现的问题!有时候大家可能会看到，其实电路并没有错，只是有时候我们的仿真设置出了问题，需要修改。有时候是电路的参数设计的不合理，也可能导致一些莫明的错误!我觉得大家做一个分析后自己看看OutFile文件!点,就可以看到详细的情况了!基本的分析内容：1．直流分析2．交流分析3．参数分析4．瞬态分析进阶分析内容：1． 最坏情况分析.2． 蒙特卡洛分析3． 温度分析4． 噪声分析5． 傅利叶分析6． 静态直注工作点分析数字电路设计部分浅谈附录A: 关于Simulation Setting的简介附录B： 关于测量函数的简介附录C：关于信号源的简介
上传时间： 2013-10-14
上传用户：31633073
