软件无线电的思想已推广到无线电通信领域, 该技术依托于宽频段、特性均匀的天线, 高速的ADö DA 芯片,可编程大规模逻辑门阵列, 通用高速的DSP 数字信号处理芯片等硬件技术。介绍了AM 调制和解调的数字化实现方法, 给出了基于TM S320C32 DSP 芯片实现AM 调制解调算法的主要源程序。经测试, 该软件设计在软件无线电硬件平台上运行良好, 整个系统的各项性能指标均达到设计的要求。
上传时间： 2013-10-09
上传用户：xanxuan
《DSP原理及其C编程开发技术》是一本关于数字波形产生、数字滤波器设计、数字信号处理工具及技术应用的最新综合性教材。全书共包含9章及7个附录，前8章分别介绍了DSP开发系统、DSK的输入输出、C6x系列处理器的体系结构和指令集、有限冲激响应滤波器、无限冲激响应滤波器、快速傅里叶变换、自适应滤波器、程序代码优化技术等内容，第9章为DSP的应用及学生的一些课程设计。每章开始主要介绍基本理论，然后给出一些具体例子和必要的背景知识，最后给出了一些结论性的实验。通过大量实验和工程课题的DSP实时实现实例，该书为读者提供了学习数字信号处理的快速而实用的方法。为了便于读者理解，书中提到的所有程序实例都可以从网站上免费下载。
上传时间： 2013-10-12
上传用户：牧羊人8920
MR-E-A伺服手册
上传时间： 2013-10-30
上传用户：半熟1994
MR-E-A伺服手册
上传时间： 2013-10-16
上传用户：liaocs77
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-11-14
上传用户：leixinzhuo
Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
标签： PicoBlaze Create Master Xilinx
上传时间： 2013-11-12
上传用户：大三三
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
Nios II定制指令用户指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上传时间： 2013-10-12
上传用户：kang1923
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）
上传时间： 2013-10-27
上传用户：yzy6007
AstroII-EVB-F1K(A)-L144开发板用户指南
标签： AstroII-EVB-F 144 开发板 用户
上传时间： 2013-11-08
上传用户：liuchee
