现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I/O的相关技术,如SERDES (串行器/解串器)技术、8B /10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了Rocket IO技术的实际应用。关键词:高速I/O接口; SERDES;预加重
标签： 接口技术
上传时间： 2013-11-23
上传用户：子虚乌有
pdf格式电子书 第一部分 千兆以太网基础 第1章 千兆网之前的以太网 第2章 从共享介质到专用介质 第3章 从共享式LAN到专用LAN 第4章 全双工以太网 第5章 帧格式 第6章 以太网流量控制 第7章 以太网的介质无关性 第8章 自动配置 第二部分 千兆以太网技术 第9章 千兆以太网体系结构及概述 第10章 千兆以太网介质访问控制 第11章 千兆以太网集线器 第12章 千兆以太网的物理层 第13章 千兆以太网标准简介 第三部分 千兆以太网应用 第14章 应用环境 第15章 性能问题 第16章 其他的技术方案 附录 8B/10B代码表
上传时间： 2014-01-07
上传用户：xauthu
vhdl编写，8B—10b 编解码器设计 Encoder: 8B/10b Encoder (file: 8B10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8B/10b Decoder (file: 8B10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later
上传时间： 2016-05-05
上传用户：gundamwzc
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri #( parameter SLAVE_ADDR = 7'b1010000 , //EEPROM从机地址 parameter CLK_FREQ = 26'd50_000_000, //模块输入的时钟频率 parameter I2C_FREQ = 18'd250_000 //IIC_SCL的时钟频率 ) ( input clk , input rst_n , //i2c interface input i2c_exec , //I2C触发执行信号 input bit_ctrl , //字地址位控制(16b/8B) input i2c_rh_wl , //I2C读写控制信号 input [15:0] i2c_addr , //I2C器件内地址 input [ 7:0] i2c_data_w , //I2C要写的数据 output reg [ 7:0] i2c_data_r , //I2C读出的数据 output reg i2c_done , //I2C一次操作完成 output reg i2c_ack , //I2C应答标志 0:应答 1:未应答 output reg scl , //I2C的SCL时钟信号 inout sda , //I2C的SDA信号 //user interface output reg dri_clk //驱动I2C操作的驱动时钟 );//localparam definelocalparam st_idle = 8'b0000_0001; //空闲状态localparam st_sladdr = 8'b0000_0010; //发送器件地址(slave address)localparam st_addr16 = 8'b0000_0100; //发送16位字地址localparam st_addr8 = 8'b0000_1000; //发送8位字地址localparam st_data_wr = 8'b0001_0000; //写数据(8 bit)localparam st_addr_rd = 8'b0010_0000; //发送器件地址读localparam st_data_rd = 8'b0100_0000; //读数据(8 bit)localparam st_stop = 8'b1000_0000; //结束I2C操作//reg definereg sda_dir ; //I2C数据(SDA)方向控制reg sda_out ; //SDA输出信号reg st_done ; //状态结束reg wr_flag ; //写标志reg [ 6:0] cnt ; //计数reg [ 7:0] cur_state ; //状态机当前状态reg [ 7:0] next_state; //状态机下一状态reg [15:0] addr_t ; //地址reg [ 7:0] data_r ; //读取的数据reg [ 7:0] data_wr_t ; //I2C需写的数据的临时寄存reg [ 9:0] clk_cnt ; //分频时
标签： iic 接口 e2prom at24c64 verilog 驱动 仿真
上传时间： 2021-11-05
上传用户：
随着计算机技术的快速发展，USB移动存储设备的使用已经非常普遍，因此在，些需要转存数据的设备、仪器上使用USB移动存储设备接口的芯片便相继产生了，CH375就是其中之一，它是一个USB总线的通用接口芯片，支持HOS T主机方式和SLAVE设备方式。在本地端，CH375具有8位数据总线和读、写、片选控制线以及中断输出，可以方便地挂接到单片机/DSP/MCU等控制器的系统总线上。在USB主机方式下，CH375还提供了串行通信方式，通过串行输入、串行输出和中断输出与单片机/DSP/MCU等相连接.CH375的USB主机方式支持各种常用的USB全速设备，外部单片机/DSP/MCU可以通过CH375按照相应的USB协议与USB设备通信。CH375芯片内部结构1内部结构&n bsp；CH375芯片内部集成了PLL倍频器、主从USB接口SIE、数据缓冰区、被动并行接口、异步串行接口、命令解释器、控制传输的协议处理器、通用的周件程序等，CH375芯片引脚排列如图1所示。2内部物理端点CH375芯片内部具有7个物理端点。端点0是默认端点，支持上传和下传，上传和下传缓冲区各是8B：端点1包括上传端点和下传端点，上传和下传缓冲区各是8B，上传端点的端点号是81H，下传端点的端点号是01H：端点2包括上传端点和下传端点，上传和下传缓冲区各是64B，上传端点的端点号是82H，下传端点的端点号是02H.
上传时间： 2022-06-26
上传用户：
