80位加法技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
十六位超前进位加法器,Verilog HDL
8位相 加乘法器,具有高速,占用资源较少的优点
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
arm 上的64位加法,将32位加法扩展到64位,同理很容易扩大到128位
VHDL的N位加法器,非常的好用,经过仿真验证的!
用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
通过两个4位加法器级联实验以个八位加法器。
N位加法器源代码,通用的,通过xilinx验证,希望对大家有用。
8位的加法器设计,分4个工程完成的,用的是Quartus II软件。
8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高
加载登录表单中...
加载注册表单中...
加载表单中...