可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---
标签： VerilogHDL RISC CPU 8位
上传时间： 2016-08-09
上传用户：zwei41
DES算法要求加密密钥和解密密钥一致。密钥所需的字节数祖长度为8位。基于对需求的理解，密钥由客户设定，在加密和解密的时候，在服务器端输入一密钥达到文件的加密需求，在终端输入同一密钥达到加密文件的解密需求。 DES加密的时候，最后一位长度不足64的，它会自动填补到64，那么在我们进行字节数组到字串的转化过程中，可以把它填补的不可见字符改变了，所以时常引发系统抛出异常。为此，在处理过程中，我们需要把一些信息编码保存起来，使之保证数据完整性。故在des.Des类中运用到了convert4CharTo64bit方法。
上传时间： 2016-08-09
上传用户：bruce5996
Flash中内置了一个状态寄存器（Status Register，SR）来指示Flash的当前工作状态和各种操作是否成功。要读取SR的当前值需要向CUI发送读状态寄存器命令（Read Status Register），命令码为0x70，SR中的内容将在DQ[7:0]上输出。The Read Status Register （0x70）command causes subsequent reads to output data from the SR until another command is issued. The SR bits are output on DQ[7:0].
上传时间： 2016-08-12
上传用户：thesk123
DSPTMS320KF2407C语言 寄存器头文件
上传时间： 2016-08-12
上传用户：偷心的海盗
DSPTMS320LF2407的寄存器的头文件模块的应用程序
上传时间： 2013-12-27
上传用户：sammi
一个8位单片机的TCPIP处理程序，很有用处。可以在8051F上用
上传时间： 2013-12-16
上传用户：无聊来刷下
8位risc cpu的编写，使用quartus软件对其进行写入，里面内置乘法器、除法器等模块
上传时间： 2016-08-13
上传用户：cc1915
这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。
标签： VerilogHDL 8位 指令集 处理器
上传时间： 2014-01-08
上传用户：sunjet
在16位CPU环境下实现大数乘法（8位十进制数乘8位十进制数），乘数与被乘数由键盘输入，计算结果向显示器输出。运行环境：MASM6.11，Windows XP
上传时间： 2014-08-11
上传用户：familiarsmile
是关于OV的寄存器的设置和图象控制的说明书，找了好久
上传时间： 2014-01-15
上传用户：as275944189
