1、 利用FLEX10的片内RAM资源
1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz;...
1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz;...
我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码...
4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。...
一种接口控制板的逻辑电路设计CPLD程序。...
verilog,4、5分频器,5分频器占空比3:2...