FPGA内设计同步FIFO和异步FIFO
FPGA内设计同步FIFO和异步FIFO...
FPGA内设计同步FIFO和异步FIFO...
sd卡spi接口的verilog程序 sd卡spi接口的verilog程序...
除法电路编码,用于生成(63,57)循环码...
从1302中读出的数据放在67H(高两位年)66H(低两位年)65H(月)64H(星期)63H(日);62H(小时)61H(分钟)60H(秒)57H(农历月)56H(农历日)...
HPS安装的SQL语句,包括63张表和4个视图,...