采用Verilog HDL设计
采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲...
采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲...
PFC讲座,PB入门很好的文章,好好看看,我想对你们有所帮助的...
求模极大值的程序MATLIB源码,可以用此方法来判断时间序列的奇异点,并根据它来恢复信号....
我自己写的一个已知RF的L.C计算谐振频率的计算,用VB编写。...
目前最精确的磁盘模拟器的第3版,目前由卡内基梅隆大学维护...