搜索结果
找到约 40 项符合
4BIT 的查询结果
按分类筛选
VHDL/FPGA/Verilog 一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
VHDL/FPGA/Verilog 4bit ALU 利用vhdl语言编写的4位ALU 开发环境是在windows下
4bit ALU 利用vhdl语言编写的4位ALU
开发环境是在windows下
单片机开发 SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
Windows CE 对512Bytes的数据纠正4bit
对512Bytes的数据纠正4bit，用于MLC NAND FLASH的数据校验与恢复。
VHDL/FPGA/Verilog 两个4bit超前进位加法器实现8bit加法器
两个4bit超前进位加法器实现8bit加法器
VHDL/FPGA/Verilog 16×4bit的FIFO设计,VHDL语言编的的
16×4bit的FIFO设计,VHDL语言编的的，能在ISE上仿真出来结果。
VHDL/FPGA/Verilog 32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
VHDL/FPGA/Verilog 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入
4bit ALU（运算逻辑单元）的设计
给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
系统设计方案 利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个proje
利用QuartusII的"MegaWizard Plug-In Manager",
设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE
把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行
时序仿真，将仿真波形（输入输出选用group）在一页纸上打印出来。
2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER，
设计一个2 ...
其他嵌入式/单片机内容 16X4 LCD in 4bit mode working perfectly with 89C51
16X4 LCD in 4bit mode working perfectly with 89C51