4BIT
共 44 篇文章
4BIT 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 44 篇文章，持续更新中。
GSM信道译码 测试条件:上行DSP时钟@169MHz--->(STM #0xC007,CLKMD) SDCCH---->抽取比特固定为1bit需要时间1.2ms(vite
GSM信道译码
测试条件:上行DSP时钟@169MHz--->(STM #0xC007,CLKMD)
SDCCH---->抽取比特固定为1bit需要时间1.2ms(viterbi解码算法)||1.06ms(非viterbi译码算法)
抽取比特如果为4bit需要时间2.8ms(viterbi解码算法)||2.72ms(非viterbi
用VHDL编译的源代码
用VHDL编译的源代码，4bit加一器，输入一个4位二进制数自动加一，解压后直接用Quartus打开project即可
实验二须知
<div>
实验内容：
</div>
<div>
<br />
</div>
<div>
1.利用QuartusII的"MegaWizard Plug-In Manager",<br />
设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE<br />
把它们作为一个project,DEVICE选用EPF10K70RC240-4，对
16×4bit的FIFO设计,VHDL语言编的的
16×4bit的FIFO设计,VHDL语言编的的，能在ISE上仿真出来结果。
两个4bit超前进位加法器实现8bit加法器
两个4bit超前进位加法器实现8bit加法器
ADPCM(Adaptive Differential Pulse Code Modulation)
ADPCM(Adaptive Differential Pulse Code Modulation)，是一种针对 16bits( 或8bits或者更高) 声音波形数据的一种有损压缩算法,它将声音流中每次采样的 16bit 数据以 4bit 存储,所以压缩比 1:4. 而且压缩/解压缩算法非常简单,所以是一种低空间消耗，高质量高效率声音获得的好途径。保存声音的数据文件后缀名为 .AUD 的大多用AD
16进制数密码开关
<h2 style="margin-left:21.0pt;">
<span>.</span>功能与性能<span></span>
</h2>
<p class="MsoNormal" style="margin-left:21.0pt;text-indent:21.0pt;">
<span>（1）</span>可以用<span>16</span>进制数预先设置<span>5</span>个数
对512Bytes的数据纠正4bit
对512Bytes的数据纠正4bit，用于MLC NAND FLASH的数据校验与恢复。
SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
4bit ALU 利用vhdl语言编写的4位ALU 开发环境是在windows下
4bit ALU 利用vhdl语言编写的4位ALU
开发环境是在windows下
VIP专区-单片机源代码精选合集系列（68）
<b>eeworm.com VIP专区 单片机源码系列 67</b><br/><font color="red">资源包含以下内容：</font><br/>1. P89LPC912单片机数据手册.pdf<br/>2. P89LPC932 Flash单片机使用指南.pdf<br/>3. PC MCU串行通信的应用设计方法.pdf<br/>4. RSA加解密系统及其单芯片实现.pdf<br/>5. P
一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit) multip
This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit) multiplier 8bit, and test bench file. This is a unsigned type.
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
加法器 可做4BIT的運算 用直接語言撰寫
加法器
可做4BIT的運算
用直接語言撰寫
Wallace Tree Multiplier in VHDL for 4bit operation fully using structural language
Wallace Tree Multiplier in VHDL for 4bit operation fully using structural language
镁光的ECC编码方案和解码方案
镁光的ECC编码方案和解码方案，适用于MLC类型NANDFLASH，4bit纠错能力，里面还包括市面上难找的三星一款MLC类型NANDFLASHdatasheet作为参照
设计实现4bit FIFO, 数据深度为8
设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志
16×4bit的FIFO设计代码
16×4bit的FIFO设计代码，学习代码，请在下载24小时后删除。
VHDL的4bit*4bit的有符号无符号的乘法除法实现
VHDL的4bit*4bit的有符号无符号的乘法除法实现