一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动...
418.00技术资料
📦 资源总数：95740
📄 技术文档：1
💻 源代码：502165
🔥 418.00热门资料
查看全部95740个资源 »此为针对凌阳SPCE061A板进行的uCOS2.00版本的移植
此为针对凌阳SPCE061A板进行的uCOS2.00版本的移植，编译通过且运行正常，自带一个LED灯的实验，可以直接看到效果。...
qq破戒nih 正版PaperPort pro office v9.0 PaperPort Pro Office 9.0简体中文版 F309A-000-0000-0000-00 序列号：F3
qq破戒nih 正版PaperPort pro office v9.0 PaperPort Pro Office 9.0简体中文版 F309A-000-0000-0000-00 序列号：F309A-G00-MTY5-8GXV-02 6809A-G00-591837...
飞利浦书籍 周立功 等编著 北京航空航天大学出版社 2005 年1 月 定价：32.00 元ARM 嵌入式系统基础教程
飞利浦书籍 周立功 等编著 北京航空航天大学出版社 2005 年1 月 定价：32.00 元ARM 嵌入式系统基础教程...
A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation
A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog....
📄 418.00技术文档
查看更多 »💻 418.00源代码
查看更多 »📂 418.00资料分类