两条5级的并行流水线，乘法器还有一个简单的中断系统（带一个中断管理的‘操作系统’吧），再加上一个编译器。 主要是说明一下CPU的设计方法，还有一些简单的模块例如加法器，乘法器
上传时间： 2014-01-05
上传用户：a673761058
Multisim2001软件的仿真电路实例261例，都是源文件哦，包括一般常见电路及乘法器电路仿真，运放电路仿真，控制电路仿真，数字电路仿真。超值
上传时间： 2014-01-04
上传用户：busterman
用PIC12C508单片机做发射及接收，只要加上RF发射及接收模块即可当作遥控器使用
上传时间： 2016-08-28
上传用户：zuozuo1215
AVR MEGA162开发摩托罗拉产GPS模块FCOnOre,价格比较低廉，性能好，但需要进行初始化后才能工作，代码功能是初始化模块及接收GPS信息，也包括部分的SPI双机通信
上传时间： 2013-12-05
上传用户：zhouli
四位十进制频率计设计 包含测频控制器（TESTCTL），4位锁存器(REG4B)，十进制计数器（CNT10）的原程序(vhd)，波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件（Block1.bdf）和波形。
上传时间： 2016-11-21
上传用户：lijianyu172
pic单片机 18B20温度传感器和六位数码管显示温度结果，其中整数部分2位，小数部分4位
上传时间： 2016-11-26
上传用户：qq521
三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。
上传时间： 2013-12-14
上传用户：aig85
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。
上传时间： 2014-01-21
上传用户：zm7516678
简易计算器，可以实现加减称出四则运算，4乘4的键盘，4位输出，数码管显示功能
标签： 计算器
上传时间： 2013-12-24
上传用户：hasan2015
基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。
上传时间： 2014-01-19
上传用户：watch100
