这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,...
用VHDL语言编写的三位二进制的乘法器,其原理是每位相乘后再错位相加...
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器...
时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!...
ieee公布的标准8位浮点乘法器,可综合。采用标准算法。...
用VHDL写的一个32位并行乘法器的源代码,已经过验证,可以直接使用...
32位并行乘法器的测试文件,已经经过验证,可以直接使用...
32位浮点乘法器的设计,讲的挺好的,供参考啊...
N的阶乘计算-高精度乘法,每个数据单元存4位,每次计算4位而非一位,比一般一位为单元的高精度算法约快4倍...
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。...