适合高速Viterbi译码器的hdl的设计与实现
标签： Viterbi hdl 译码器
上传时间： 2014-01-19
上传用户：aeiouetla
基于XilinxFPGA的高速Viterbi回溯译码器
标签： XilinxFPGA Viterbi 译码器
上传时间： 2014-01-17
上传用户：yyyyyyyyyy
卷积码编码及其Viterbi译码的实现
标签： Viterbi 卷积码 编码 译码
上传时间： 2016-09-22
上传用户：498732662
维特比译码器的asic设计的相关论文
标签： asic 译码器 论文
上传时间： 2014-01-09
上传用户：wys0120
RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助
标签： Euclid FPGA 译码 算法
上传用户：cc1915
reed-solomon译码器。共有7个文件，分别为译码器的7个模块。
标签： reed-solomon 译码器
上传时间： 2016-09-24
上传用户：731140412
3-8译码器地简单实现，采用QUARTUSii5.0环境编译
标签： 译码器
上传时间： 2016-09-30
上传用户：rishian
积编码及维特比译码性能的仿真分析,看看对大家有用没有的
标签： 编码 性能 仿真分析 家
上传用户：gut1234567
算术编码与译码原理以及Matlab实现代码
标签： Matlab 算术编码 代码 译码
上传时间： 2013-12-26
上传用户：chenbhdt
这是我同学在公司编写的VITERBI译码算法，已经得到肯定
标签： VITERBI 编写 译码算法
上传时间： 2013-11-29
上传用户：hustfanenze
