基于VHDL的10位定点数转浮点数模块源代码
基于VHDL的10位定点数转浮点数模块源代码,可综合...
基于VHDL的10位定点数转浮点数模块源代码,可综合...
SD Specifications Part E1 SDIO Simplified Specification Version 1.10 April 3, 2006 Technical C...
SPI总线协议基于TLC1549-带串行控制的10 位模数转换器的应用,包括例程使用...
多进制输出。输入一个非负的10进制数和一个相应的数字,转化成该进制...
内含10个不同汇编程序,设计输入输出,时钟,音乐,适合做课程设计的同学参考用...
Ubuntu 7.10安装配置完全指南 帮助你安装Ubuntu,一款界面非常炫的unix操作系统...
徐从富浙江大学人工智能研究所2003年10月第一稿...
最小生成树:一个单位内的10个办公点通过局域网连接,输入办公室内的连接线,输出成本最低的局域网连接...
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~H...
产生周期为1023=(2^10-1)的Gold序列 delay_numb:G1固定G2相对G1输出的时延(0~1022) 产生周期为127=(2^7-1)的m序列...