搜索结果
找到约 2 项符合
2047 的查询结果
VHDL/FPGA/Verilog 在QuartusII运用ＡＨＤＬ语言
在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变ＰＮ码结构可以作为通用数列检测器 ...