Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
标签： 网站
上传时间： 2013-04-15
上传用户：eeworm
Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
上传时间： 2013-04-15
上传用户：eeworm
Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
上传时间： 2013-07-13
上传用户：eeworm
Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
上传时间： 2013-05-31
上传用户：eeworm
Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
上传时间： 2013-04-15
上传用户：eeworm
Embedded Workbench for ARM 是IARSystems 公司为ARM 微处理器开发的一个集成开发环境(下面简称IAR EWARM)。比较其他的ARM 开发环境，IAR EWARM 具有入门容易、使用方便和代码紧凑等特点。IAR Systems 公司目前推出的最新版本是IAR Embedded Workbenchfor ARM version 4.30。这里提供的是32k 代码限制、但没有时间限制的Kickstart版。EWARM 中包含一个全软件的模拟程序(simulator)。用户不需要任何硬件支持就可以模拟各种ARM 内核、外部设备甚至中断的软件运行环境。从中可以了解和评估IAR EWARM 的功能和使用方法。
上传时间： 2013-04-15
上传用户：eeworm
近年来，随着大规模集成电路的飞速发展，微控制器和数字信号处理器的性价比不断提高，数字控制技术已逐步应用于大中功率高频开关电源。相对于传统模拟控制方式，数字控制方式具有电源设计灵活、外围控制电路少、可采用较先进的控制算法、具有较高可靠性等优点。 高频开关电源具有体积小、重量轻、效率高、输出纹波小等特点，现已逐步成为现代通讯设备的新型基础电源系统。针对传统开关电源中损耗较大、超调量较大、动态性能较差等问题，本文采用基于DSP的全桥软开关拓扑结构。全桥软开关移相控制技术由智能DSP系统完成，采样信号采用差分传输，控制算法采用模糊自适应PID算法，产生数字PWM波配合驱动电路控制全桥开关的通断。在输入端应用平均电流控制法的有源功率因数校正，使输入电流跟随输入电压的波形，从而使功率因数接近1。最后通过Matlab仿真结果表明模糊自适应PID控制算法比传统PID控制算法在超调量，调节时间，动态特性等性能上具有优越性。 论文以高频开关电源的设计为主线，在详细分析各部分电路原理的基础上，进行系统的主电路设计、辅助电路设计、控制电路设计、仿真研究、软件实现。重点介绍了高频变压器的设计及模糊自适应PID控制器的实现。并将辅助电源及控制电路制成电路板，以及在此电路板基础上进行各波形分析并进行相关实验。
上传时间： 2013-04-24
上传用户：s蓝莓汁
开关损耗及其带来的散热问题限制了变流器开关频率的提高，从而限制了变流器的小型化和轻量化。软开关技术能够有效的降低开关损耗，提高变流器的效率和开关频率，被广泛的应用在各种大功率开关电源场合。 本文首先对软开关技术进行了一个概述，介绍了软开关技术的工作原理及发展历史，特别提到了最新的控制型软开关技术。在第二章中，针对课题，着重讲述了全桥电路。作为对比，首先分析了全桥硬开关电路的工作原理和开关损耗。然后，分析了全桥软开关两种常见的实现方法：ZVS和ZVZCS，并针对几种常见拓扑，详细对比了它们的工作原理，软开关实现方法，软开关实现效果，软开关实现范围和总体效率，指出了它们的优缺点和各自适合的应用领域。在第三章中，首先介绍了全桥软开关的两种控制策略：移相全桥和有限双极性，从实现方法和对软开关效果的影响两个方面，做出比较。然后介绍了开关电源常见的三种控制方式：电压模式控制、峰值电流模式和平均电流模式控制，其中详细介绍了平均电流模式控制，给出了设计思想和步骤。最后，给出了全桥软开关电路的小信号模型，分析了软开关技术的引入对传统PWM硬开关全桥电路小信号模型的影响。第四章给出了5kW电力操作电源的具体设计步骤，如方案选择，磁设计、控制环路设计、副边整流电压尖峰吸收等关键步骤。第五章分析了实验波形和实验数据，验证了上述理论和设计的正确性。
上传时间： 2013-05-22
上传用户：dajin
随着电信业的迅猛发展，电信网络总体规模不断扩大，网络结构日益复杂先进。作为通讯支撑系统的通讯用基础电源系统，市场需求逐年增加，其动力之源的重要性也日益突出。庞大的电信网络高效、安全、有序的正常运行，对通信电源系统的品质提出了越来越严格的要求，推动了通信电源向着高效率、高频化、模块化、数字化方向发展。 本文在广泛了解通信电源的行业现状和研究热点的基础上，深入研究了开关电源的基本原理及相关技术，重点分析了开关电源功率因数技术及移相全桥软开关PWM技术的基本原理，并在这基础上设计了一款通信机房常用的48V/25A的通信电源模块，该电源模块由功率因数校正和DC/DC变换两级电路组成，采用了一些最新的技术来提高电源的性能。例如，在电路拓扑中引入软开关技术，通过采用移相全桥软开关PWM变换器实现开关管的零电压开通，减小功率器件损耗，提高电源效率；采用高性能的DSP芯片对电源实现数字PWM控制，克服了一般单芯片控制器由于运行频率有限，无法产生足够高频率和精度的PWM输出及无法完成单周期控制的缺陷；引入了智能控制技术，以模糊自适应PID控制算法取代传统的PID算法，提高了开关电源的动态性能。 整篇论文以电源设计为主线，在详细分析电路原理的基础上，进行系统的主电路参数设计、辅助电路设计、控制回路设计、仿真研究、软件实现。
上传时间： 2013-05-26
上传用户：l254587896
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
