中兴仿真分册.pdf 4.9M2020-03-03 15:50 HyperLynx仿真与PCB设计 张海风 著 306页 67.9M.pdf 66.4M2020-03-03 15:50 数字信号完整性：互连、封装的建模与仿真.pdf 28.8M2020-03-03 15:50 Cadence 高速电路板设计与仿真--信号与电源完整性分析.pdf 66.7M2020-03-03 15:50 SPECCTRAQuest电源完整性设计指导.pdf 2M2020-03-03 15:50 Altium Designer 16 电路设计与仿真从入门到精通 原书学习光盘资料.rar 1.33G2020-03-03 15:50 Cadence高速电路设计 Allegro Sigrity SIPIEMI设计指南.pdf 109.1M2020-03-03 15:50 伯格丁_信号完整性分析（国外电子与通信教材系列).pdf 12.5M2020-03-03 15:50 信号完整性揭秘-于博士SI设计手记.pdf 80.7M2020-03-03 15:50 高速PCB设计新手_入门及进阶教程.rar 1.9M2020-03-03 15:50 PCB电流与信号完整性设计（美）道格拉斯·布鲁克斯（DouglasBrooks）.pdf 58M2020-03-03 15:50 信号完整性问题和印制电路版设计.pdf 12.8M2020-03-03 15:50 Cadence高速电路板设计与仿真 信号与电源完整性分析.pdf 97.4M2020-03-03 15:50 Cadence高速电路设计Allegro Sigrity SIPIEMI设计指南 [陈兰兵 主编] 2014年版.rar 85.8M2020-03-03 15:50 ADI技术指南合集（第一版）电路仿真和PCB设计.pdf 8.7M2020-03-03 15:50 中兴通讯硬件一部巨作-信号完整性.pdf 777KB2020-03-03 15:50 MATLAB Simulink系统仿真超级学习手册 [石良臣] 2014年版.pdf 112.7M2020-03-03 15:50 SI经典名着之一黑宝书——高速数字设计（完整版）.pdf 4.1M2020-03-03 15:50 ANSYS信号完整性分析与仿真实例.pdf 69.9M2020-03-03 15:50 高速PCB基础理论及内存仿真技术 中文 PDF版 [5.2M].pdf
上传时间： 2013-06-09
上传用户：eeworm
原理图库.rar PCB封装库V19.11.26-4.rar 200.3M2020-03-23 14:21 PCB封装库V19.11.26-3.rar 173.9M2020-03-23 14:21 PCB封装库V19.11.26-2.rar 165.4M2020-03-23 14:21 PCB封装库V19.11.26-1.rar 二号元件库 带3D元件库 -2020-03-03 16:15 个人收集的Altium Designer常用元件库.zip 16.6M2020-03-03 16:15 Multisim&Utilboard(Circuit Design Suite)13.0.zip 812M2020-03-03 16:15 Altera官方元件库.zip 39M2020-03-03 16:15 AD元件库和例子.iso
上传时间： 2013-04-15
上传用户：eeworm
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
源代码\用动态规划算法计算序列关系个数 用关系"<"和"="将3个数a，b，c依次序排列时，有13种不同的序列关系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要将n个数依序列，设计一个动态规划算法，计算出有多少种不同的序列关系， 要求算法只占用O(n),只耗时O(n*n).
上传时间： 2013-12-26
上传用户：siguazgb
日历程序，显示从1980年开始后的日期，供人们查询。
标签： 程序
上传时间： 2013-12-25
上传用户：h886166
1、创建一个数据库 名称为 student，主数据文件：student.mdf,逻辑名称：student_data，初始大小：15MB，最大大小：100MB，增长率：15％。日志文件：student_log，物理文件名：student.ldf，初始大小：10MB，最大大小：20M，增长速度：2M 2、修改上述数据库： 增较一个不同路径的辅助数据文件，参数同主数据文件一致。 修改新增的数据文件大小为10M 3、在建立好的数据库内，分析试验内容要求，根据E-R模型建立对应的表 3.1 在插入简单数据基础上，做如下查询 (1)查询全部学生的信息 (2)查询0101班男性同学的信息 (3)查询女性副教授教师信息，以年龄排序 (4)查询年龄在35岁以上的教师信息 (5)查询张大为所开设课题的信息 (6)查询学生选课的门数以及平均分数 (7)查询每个学生的均分，最高分，最低分，总分、 (8)查询每个教师所开课程的所有学生的总分以及均分 (9)统计选了教师 李丽 课题的学生人数 (10)查询女性，名字中含有‘丽’的同学信息 (11)查询83年以后出生的男同学信息 (12)查询课题设计时间大于2个月的课题信息 (13)统计选择“数据仓库”学生的人数 (14)分班级统计至少选了3门课程的学生
上传时间： 2016-03-22
上传用户：独孤求源
用游标的方法实现对称差的计算，即 （A-B）+（B-A）
上传时间： 2016-05-23
上传用户：远远ssad
词法分析器 对输入一个函数，并对其分析main() { int a,b a = 10 b = a + 20 }
上传时间： 2013-12-20
上传用户：hfmm633
函数再现机构设计 试设计一曲柄摇杆机构，再现函数 要求： 输入构件的转角范围180°，输出构件摆角范围30°，即： 当输入构件从a转至a+90时，输出构件从b转至b+30 当输入构件从a+90转至a+180时，输出构件从b+30转至b
上传时间： 2013-12-17
上传用户：英雄
