溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2013-12-12
上传用户：亚亚娟娟123
给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
2.54MM双排90度排规格书图纸,塑高分为8.5,7.1,6.8间距
标签： 2.54双排排母 2.54双排90度排母 2.54母座图纸 2.54母座规格图 90度双排母座 90度双排排母 90度双排弯排母 双排90度弯排母
上传时间： 2016-01-08
上传用户：1234lucy
霸天虎核心板原理图 和pcb图可以拓展开发F407“霸天虎”开发板说明（底板+核心板设计）1、“挑战者”STM32F407ZGT6由底板+核心板构成，为全新的设计方式，底板与核心板通过2.54间距的排针连接。2、底板+核心板的好处是底板板载资源丰富，可以学习到很多外扩知识，而且模块集成度高，对于做产品有很好的设计参考价值，对于学习也非常有意义。另外就是不用再单独购买核心板，拆下来使用即可，对于学习和DIY，都非常好。3、核心板有两排2X28的排针，共112个引脚，其中GPOIO为92个，电源和GND15个，排针间距：2.54mm，学完开发板的实验，把核心板拆下来，用杜邦线连接到外围即可做实验，非常适合DIY，可以达到学习和创作两不误。
标签： 野火F429
上传时间： 2022-07-07
上传用户：wangshoupeng199
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
XH 2.54 插座尺寸，来源网络，为使用方便特此整理
上传时间： 2013-07-07
上传用户：fandeshun
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
Arduino 是一块基于开放原始代码的Simple i/o 平台，并且具有使用类似java,C 语言的开发环境。让您可以快速 使用Arduino 语言与Flash 或Processing…等软件，作出互动作品。Arduino 可以使用开发完成的电子元件例如Switch 或Sensors 或其他控制器、ＬＥＤ、步进电机或其他输出裝置。Arduino 也可以独立运作成为一个可以跟软件沟通的平台，例如说：flash processing Max/MSP VVVV 或其他互动软件… Arduino 开发ＩＤＥ界面基于开放原始码原则，可以让您免费下载使用开发出更多令人惊奇的互动作品。 什么是Roboduino? DFRduino 与Arduino 完全兼容，只是在原来的基础上作了些改进。Arduino 的IO 使用的孔座，做互动作品需要面包板和针线搭配才能进行，而DFRduino 的IO 使用针座，使用我们的杜邦线就可以直接把各种传感器连接到DFRduino 上。 特色描述 1． 开放原始码的电路图设计，程式开发界面免费下载，也可依需求自己修改!! 2． DFRduino 可使用ISP 下载线，自我將新的IC 程序烧入「bootloader」； 3． 可依据官方电路图，简化DFRduino 模组，完成独立云作的微处理控制器； 4． 可简单地与传感器、各式各样的电子元件连接(如：红外线,超声波,热敏电阻,光敏电阻,伺服电机等)； 5． 支援多样的互动程式 如: Flash,Max/Msp,VVVV,PD,C,Processing 等； 6． 使用低价格的微处理控制器(ATMEGA168V-10PI)； 7． USB 接口，不需外接电源，另外有提供9VDC 输入接口； 8． 应用方面，利用DFRduino，突破以往只能使用滑鼠，键盘，CCD 等输入的裝置的互动內容，可以更简单地达成单人或多人游戏互动。 性能描述 1． Digital I/O 数字输入/输出端共 0~13。 2． Analog I/O 模拟输入/输出端共 0~5。 3． 支持USB 接口协议及供电(不需外接电源)。 4． 支持ISP 下载功能。 5． 支持单片机TX/RX 端子。 6． 支持USB TX/RX 端子。 7． 支持AREF 端子。 8． 支持六組PWM 端子(Pin11,Pin10,Pin9，Pin6,Pin5,Pin3)。 9． 输入电压：接上USB 时无须外部供电或外部5V~9V DC 输入。 10．输出电压：5V DC 输出和3.3V DC 输出 和外部电源输入。 11．采用Atmel Atmega168V-10PI 单片机。 12．DFRduino 大小尺寸：宽70mm X 高54mm。 Arduino开发板图片
上传时间： 2014-01-14
上传用户：909000580
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
JTAG仿真器 mega16开发板 联系 杨迪 15336417867 0531-55508458 QQ：1347978253 http://www.easyele.cn 有了mega16开发板 JTAG仿真器就可以开始学习强大的AVR单片机，不用再单独买编程器，仿真器。本产品是AVRVI设计生产的AVR学习开发生产工具，以Atmega16为核心，集成AVR JTAG ICE仿真器和STK500 ISP编程器，用户只需要再拥有一台计算机即可进行系统的学习。同时mega16开发板器 JTAG仿真器还提供精致的说明书，让您事半功倍，深入了解单片机电路的设计，找到好工作没问题，详细介绍电路设计和如果学习开发等内容，即使不买板子也值得你收藏。mega16开发板 JTAG仿真器的货号：EasyAVR-M16 规格： 套 重量：400克。单价298/套 mega16开发板 JTAG仿真器开发板板载资源列表（部分）： 1.1路有源蜂鸣器，也可接无源蜂鸣器 2.实时钟PCF8563 3.1IIC总线EEPROM AT24c01 4.1-wire单总线 5.晶振和复位电路 6.可选的有源晶振电路 7.AD电压调整电位器 8.电位器参考电压和待测电压调整 9.mega16开发板 JTAG仿真器拥有4个8位拨码开关 0.32Pin MCU外接端子 所有引脚标注 11.12864液晶接口 12.1602液晶接口 13.mega16开发板 JTAG仿真器有标准KF396尼龙接线端子 14.透明防滑硅胶脚垫 mega16开发板 JTAG仿真器的三个关键特点：开发板集成常用资源：LED、按键、七段数码管、RS232、LCD接口等；开发板上集成了AVR JTAG ICE仿真器和AVR ISP编程器；信号调理电路，输入0～10V，轨至轨信号调理。购买mega16开发板 JTAG仿真器是，我们会以优惠的价格提供给客户一些可选配件：18B20 10元；1602字符液晶 20元；12864 图形液晶带字库 80元；串口通讯线缆 5元；有源晶振 5元；杜邦头连线10条 5元，以上全配只需要加100元，如需要5V 小型步进电机另加20元。欢迎大家咨询选购。 开发板系列我公司还出售： mega128四合一开发板 498/套 ATMEL 原装 ATSTK500开发板 750/块 ATmega8 开发板 学习板 Mini Mega8 核心板 87/块 ATmega48 开发板 学习板 Mini Mega48 核心板 84/块 ATMega88 开发板 学习板 mini mega88 核心板 91/块 ATmega16 开发板 AVR学习板 Mega16 核心板 106/块 ATmega32 开发板 学习板 Mini M32 核心板 116/块 ATmega128 开发板 学习板 Mini M128 核心板 147/块 ATmega64 开发板 学习板 Mini M64 核心板 144/块
上传时间： 2013-10-19
上传用户：tou15837271233
