简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品
简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品...
简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品...
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2....
基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理及其...
步步高的电子词典上的 ZWBasic语言游戏魔幻迷宫2.1.txt 11.3KB 源码...
MSP-FET430P440 Demo - Timer_A PWM TA1-2 upmode, DCO SMCLK...