1984年出版，成型于美国麻省理工学院(MIT)多年使用的一本教材，1996年修订为第2版。在过去的二十多年里，本书对于计算机科学的教育计划产生了深刻的影响。 本版中大部分重要程序设计系统都重新修改并做过测试，包括各种解释器和编译器。 目录 出版者的话 专家指导委员会 序 第2版前言 第1版前言 致谢 第1章 构造过程抽象 1.1 程序设计的基本元素 1.2 过程与它们所产生的计算 1.3 用高阶函数做抽象 第2章 构造数据现象 2.1 数据抽象导引 2.2 层次性数据和闭包性质 2.3 符号数据 2.4 抽象数据的多重表示 2.5 带有通用型操作的系统 第3章 模块化、对象和状态 3.1 赋值和局部状态 3.2 求值的环境模型 3.3 用变动数据做模拟 3.4 并发：时间是一个本质问题 3.5 流 第4章 元语言抽象 4.1 元循环求值器 4.2 Scheme的变形——惰性求值 4.3 Scheme的变形——非确定性计算 4.4 逻辑程序设计 第5章 寄存器机器里的计算 5.1 寄存器机器的设计 5.2 一个寄存器机器模拟器 5.3 存储分配和废料收集 5.4 显式控制的求值器 5.5 编译 参考文献 练习表 索引
标签： 1984
上传时间： 2013-11-29
上传用户：咔乐坞
目前较为全面的S3C2410的中文数据手册，包括：1、2、5、6、8、15、16章。
上传时间： 2014-03-04
上传用户：450976175
这是一个字母或数制之间的转化程序，5为主模块，调用模块1和模块7 模块1又调用模块2、3、4和6四个模块，其中： 模块2实现小写字母向大写字母的转换 模块3实现大写字母向小写字母的转换 模块4实现二进制数向十六进制数的转换 模块6实现十六进制数向二进制数的转换 模块7实现十六进制数向十进制数的转换 按“q”键退出。 使用时，需将7个文件分别汇编，连接的方法为： 5＋1＋2＋3＋4＋6＋7 生成可执行文件“5” 即可运行。
上传时间： 2014-01-25
上传用户：lgnf
利用LAB6000通用微控制器实验系统，设计24小时制时钟程序中的时钟调整部分。程序完成以下功能： 1、在内部RAM30H单元以压缩BCD码存放24小时制“时”，31H单元以压缩BCD码存放“分”， 32H单元以压缩BCD码存放“秒”。 2、“秒”加1后，并使P1.0引脚的电平反转，外接的LED亮或熄灭。 3、如“秒”加到60后，清为0，使“分”加1，并使P1.1引脚的电平反转，外接的LED亮或熄灭。 4、如“分”加到60后，清为0，使“时”加1，并使P1.2引脚的电平反转，外接的LED亮或熄灭。 5、如“时”加到24后，清为0。 6、程序以“SJMP $”指令结束。
上传时间： 2014-01-01
上传用户：曹云鹏
这是一个网站的后台管理系统， 提供了可设置权限的帐号管理 和方便的后台管理页面菜单式设置， 可以方便地增加、修改后台管理的页面。 注： 使用环境： PHP5.2.0 ＋ MySQL5.1.1 支持session (目前大部分php虚拟主机并没有5.0以上， MySQL也没有5.0以上 故旧版本不确保能正常使用) ----------------------------------------------------- 使用说明 1、解压后先配置Config/Config.inc文件中的MySQL 或者MSSQL登陆帐号和密码； 2、设置系统菜单级别： 只能设置为2或者3； 3、将所有文件上传至php服务器， 运行Install/install.php进行数据库安装； 4、超级管理员帐号：admin 密码：123456 登陆页面：login.php 5、通过设置帐号的权限 和后台菜单的访问权限， 可以配置某类帐号的使用权限；
上传时间： 2013-12-11
上传用户：zhangzhenyu
S3C2440中文资料，第1、2、5、7、8、10、18章,共7章,希望对你的开发有帮助!
标签： S3C2440
上传时间： 2014-12-08
上传用户：zhuoying119
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎上，結合ARM7TDMI詳細介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標準開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標準最初是由JTAG這個組織提出，最終由IEEE批准並且標準化，所以，IEEE 1149.1這個標準一般也俗稱JTAG測試標準。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構。
标签： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上传时间： 2016-08-16
上传用户：sssl
给定含有n 个元素的多重集合S = {a1, a2,., an } ，1 ≤ ai ≤ n ，1 ≤ i ≤ n ，每个元素在S 中出现的次数称为该元素的重数。多重集S 中重数大于n/2 的元素称为主元素。例如，S={2，2，4，2，1，2，5，2，2，8}。多重集S 的主元素是2，其重数为6。
上传时间： 2016-08-20
上传用户：chongcongying
CS1150中文用户手册：CS1150是低功耗模数转换芯片。有效分辨率17位，输出24位 数据。工作电压2.7V~5.5V、集成50Hz、60Hz陷波、128倍增益放大器、参考电压为 0.1V～5V、集成SPI接口。可以广泛使用在工业控制、量重、液体/气体化学分析、 血液分析、智能发送器、便携测量仪器领域。 目 录： 1 CS1150功能说明. 1.1 CS1150主要功能特性. 1.2 应用场合. 1.3 功能描述. 2 芯片绝对最大极限值. 2.1 CS1150数字逻辑特性. 2.2 CS1150的管脚和封装. 2.3 CS1150时序. 3 CS1150功能模块描述. 3.1.可选增益放大器. 3.2.调制器. 3.3 外接参考电压. 3.4 时钟单元. 3.5 数字滤波器. 3.6 串行总线接口. 3.6.1 片选信号. 3.6.2 串行时钟. 3.6.3 数据输入输出. 4 CS1150的封装. 图 清 单： 图1 CS1150原理框图、特性说明. 图2 CS1150管脚图. 图3 CS1150时序图. 图4 外部晶振连接图. 表 清 单： 表1 CS1150极限值. 表2 CS1150数字逻辑特性. 表3 CS1150管脚描述. 表4 AVDD=5V时CS1150电气特性. 表5 CS1150时序表. 表6 调制器采样频率表.
上传时间： 2016-08-28
上传用户：linlin
KX_DVP3F型FPGA应用板/开发板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。 RS232串行接口；VGA视频口 高速SRAM 512KB。可用于语音处理，NiosII运行等。 配置Flash EPCS2， 10万次烧写周期 。 isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧 写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz 工作时钟； 2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）； 液晶显示屏（20字X4行）； 工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。 配套示例程序、资料、编程软件光盘等。 4X4键盘，4普通按键，8可锁按键，8发光管 BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序
标签： FPGA CycloneII KX_DVP 61592
上传时间： 2014-01-08
上传用户：aa17807091
