虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

2<b>2</b>1

  • 通用多媒体2.1音箱电路图

    通用的2.1多媒体音箱电原理图。有很多品牌的计算机多媒体音箱使用本图

    标签: 2.1 多媒体 音箱 电路图

    上传时间: 2013-07-04

    上传用户:com1com2

  • (2,1,9)软判决Viterbi译码器的设计与FPGA实现

    卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了Viterbi算法的原理,重点讨论了决定Viterbi算法复杂度和译码性能的关键因素,在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器,并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下: 1.对输入数据采用了二比特四电平量化的软判决方式,对欧氏距离的计算方法进行了简化,以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式,和全并行的设计相比,在满足译码速度的同时,节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式,简化了控制模块的逻辑电路,优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法,与传统的寄存器交换法相比,减少了寄存器的使用,大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台,采用Modelsim仿真器对设计进行了功能仿真,结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法,巧妙地利用了Matlab算法仿真程序的输出结果,提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试,最大运行时钟频率110MHz,最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较,比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。

    标签: Viterbi FPGA 软判决 译码器

    上传时间: 2013-07-23

    上传用户:叶山豪

  • 华为内部资料大全2-1

    华为 FPGA设计高级技巧Xilinx篇.pdf 华为 Verilog基本电路设计指导书.pdf 华为 大规模逻辑设计指导书.pdf RD_射频基础知识培训.pdf 华为C语言编程规范总则.pdf 华为EMC资料-94页-2.5M.PDF 华为笔试题大全(史上最齐全).doc 华为模拟电路上册-117页-1.1M-pdf版.pdf 华为模拟电路下册-82页-1.0M-pdf版.pdf

    标签: 华为

    上传时间: 2013-07-28

    上传用户:qulele

  • labview8.2.1与DAQ数据采集原码

    《Labview8.2.1与DAQ数据采集》一书原码

    标签: labview DAQ 数据采集

    上传时间: 2013-04-24

    上传用户:lzm033

  • TI CCS4.1.2开发环境中文入门指导书

    TI CCS4.1.2开发环境中文入门指导书

    标签: CCS TI 开发环境 指导书

    上传时间: 2013-04-24

    上传用户:啦啦啦啦啦啦啦

  • NIOSII那些事儿-Qsys_EP4CE15_v1.1.2

    NIOSII那些事儿-Qsys_EP4CE15_v1.1.2 学习NIOSII的首选材料 通俗易懂

    标签: Qsys_EP NIOSII CE 15

    上传时间: 2013-04-24

    上传用户:hgy9473

  • java实用程序设计100例(1-2)

    1-2章里有39个实例,都是培养对java的兴趣,以及对java的了解,全都是源码,很适合java初学者,和对java有兴趣的开发人员

    标签: java 100 实用程序

    上传时间: 2013-04-24

    上传用户:shijiang

  • arm指令集(1)

    arm指令集(1)  ARM跳转指令可以从当前指令向前或向后的32MB地址空间跳转。这类跳转指令有以下4种。   (1)B 跳4专指令   B〔条件) (地址)   B指令属于ARM指令集,是最简单的分支指令。一旦遇到一个B指令,ARM处理器将立即跳转到给定的地址,从那里继续执行。注意:存储在分支指令中的实际值是相对当前R15的值的一个偏移量,而不是一个绝对地址。它的值由汇编器来计算,是24位有符号数,左移两位后有符号扩展为32位,表示的有效偏移位为26位(+/- 32 MB)。   (2)BL 带返回的跳转指令   BI,〔条件) (地址)   BL指令也属于ARM指令集,是另一个分支指令。就在分支之前,在寄存器R14中装载上R15的内容,因此可以重新装载R14到R15中来返回到这个分支之后的那个指令处执行,它是子例程的一个基本但强力的实现。   (3)BLX 带返回和状态切换的跳转指令   BLX <地址>   BLX指令有两种格式,第1种格式的BLX指令记作BLX(1)。BLX(1)从ARM指令集跳转到指令中指定的目标地址,并将程序状态切换到Thumb状态,该指令同时将PC寄存器的内容复制到LR寄存器中。   BLX(1)指令属于无条件执行的指令。   第2种格式的BLX指令记作BLX(2)。BLX(2)指令从ARM指令集跳转到指令中指定的目标地址,目标地址的指令可以是ARM指令,也可以是Thumb指令。目标地址放在指令中的寄存器<dest>中,该地址的bit[0]值为0,目标地址处的指令类型由CPSR中的T位决定。该指令同时将PC寄存器的内容复制到LR寄存器中。   (4)BX 带状态切换的跳转指令   BX(条件) (dest)   BX指令跳转到指令中指定的目标地址,目标地址处的指令可以是ARM指令,也可以是Thumb指令。目标地址值为指令的值和0xFl·FFFFFF做“与”操作的结果,目标地址处的指令类型由寄存器决定。

    标签: arm 指令集

    上传时间: 2014-12-27

    上传用户:laomv123

  • PCA9541 2 to 1 I2C-bus master

    The PCA9541 is a 2-to-1 I2C-bus master selector designed for high reliability dual masterI2C-bus applications where system operation is required, even when one master fails orthe controller card is removed for maintenance. The two masters (for example, primaryand back-up) are located on separate I2C-buses that connect to the same downstreamI2C-bus slave devices. I2C-bus commands are sent by either I2C-bus master and are usedto select one master at a time. Either master at any time can gain control of the slavedevices if the other master is disabled or removed from the system. The failed master isisolated from the system and will not affect communication between the on-line masterand the slave devices on the downstream I2C-bus.

    标签: master C-bus 9541 PCA

    上传时间: 2013-10-09

    上传用户:3294322651

  • 1.2 FPGA的设计方法与要求

    1.2 FPGA的设计方法与要求。

    标签: FPGA 1.2 设计方法

    上传时间: 2014-12-28

    上传用户:JIMMYCB001