16Bit加法器
16Bit加法器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
资源总数
500
16Bit加法器 全部资料 500 份
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
2015-05-02
135
支持4到16bit 的m序列的MATLAB源码。输入寄存器长度M_Len
支持4到16bit 的m序列的MATLAB源码。输入寄存器长度M_Len,输出2.^M_Len-1长度的寄存器状态值向量
2013-12-20
77
PCA9535 PCA9535C 16bit I2C bus and SMBus low power IO port with interrupt
The PCA9535 and PCA9535C are 24-pin CMOS devices that provide 16 bits of GeneralPurpose paral
2023-10-17
2
16bit音频过采样DAC的FPGA设计实现
基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC...
2024-01-22
6