16Bit加法器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
8位相 加乘法器,具有高速,占用资源较少的优点
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
加法器的VHDL代码,可以在很多地方直接应用
VHDL的N位加法器,非常的好用,经过仿真验证的!
ALU加法器的设计,实现带进位的加法运算!
加法器测试平台,具有键盘输入,屏幕显示功能
用verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。
加法器发送代码 适合初学者...希望一起进步
加载登录表单中...
加载注册表单中...
加载表单中...