16位ADCverilog hdl 代码
16位ADCverilog hdl 代码...
16位ADCverilog hdl 代码...
16位A/D转换程序,使用MAX+PLUS2做的,用状态机做的,但不够完善,望大家见谅...
基于verilog的乘法器设计,发上来与大家一起分享一下...
适用于FPGA开发项目中的基础逻辑设计,基于EP1C6实现16位算术逻辑单元,支持加、减、与、或、异或等常用运算,便于理解数字电路结构和指令集原理。...
8位和16位CRC检验接口程序,在CCS6000下测试通过。...