16位开方技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
verilog实现16*16位乘法器,带测试文件
f020 PCA产生16位或者16 位的PWM 波形
16位的移位寄存器,加上testbench,可以在modelsim里面运行~
16位加法器,需要的拿去,经仿真试验成功的
16位锁存器,此程序通过quartusII软件调试通过
基于verilog的乘法器设计,发上来与大家一起分享一下
在ISE下用verilog开发的16位进位现行加法器
32位无符号整数开方得到16位无符号整数的算法及实现代码
加载登录表单中...
加载注册表单中...
加载表单中...