频率合成器实例模块(VHDL编写)
频率合成器实例模块(VHDL编写)...
频率合成器实例模块(VHDL编写)...
0338、宽频带数控频率合成器,比较实用的资料,需要的快来下载学习!!!...
本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率合成器,实验结果证实了其可行性。...
直接数字频率合成器(DDS)原理介绍,技术说明...
应用FPGA,采用PLL频率合成技术,设计出半整数\整数频率合成器,输出范围为1Khz-999.5Khz,步进频率可达到0.5Khz,经过验证性能很好!...