基于FPGA的10M/100M以太网控制器的设计
介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx ...
介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx ...
NET-DL 套件由日立SH7750处理 器、32M SDRAM 以及8M 的FLASH为用户的软件研发提供了足够的空间。板上提供非常 丰富的外设接口:一个10M/100M 自适应快速以太网接口、两个RS-232 串口、一个JTAG调 试口以及若干个基于PIO的指示灯。系统具有体积小、耗电低、处理能...
RTL8019-10M网卡技术手册,注册后可下载...
采用4046实现的10m以下信号的锁相环 电路图。...
RTL8100 10M-100M自适应以太网芯片...