搜索结果
找到约 3 项符合
10110 的查询结果
VHDL/FPGA/Verilog 检测输入数据中的“10110”序列
检测输入数据中的“10110”序列，并记录检测到的序列的数目，当序列数目大于15时溢出。
输入信号：iclk //输入时钟
rst_ //复位信号
din //输入串行数据
输出信号：[3:0] catch //检测到的序列的数目
overflow //数目大于15 ，溢出
行业应用 高亮度LED应用解决方案
高亮度LED应用解决方案
苏州硅能半导体科技股份有限公司