虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 检测输入数据中的“10110”序列

检测输入数据中的“10110”序列

  • 资源大小:7 K
  • 上传时间: 2014-07-26
  • 上传用户:xxjjyy1237
  • 资源积分:2 下载积分
  • 标      签: 10110 检测 数据 序列

资 源 简 介

检测输入数据中的“10110”序列,并记录检测到的序列的数目,当序列数目大于15时溢出。 输入信号:iclk //输入时钟 rst_ //复位信号 din //输入串行数据 输出信号:[3:0] catch //检测到的序列的数目 overflow //数目大于15 ,溢出

相 关 资 源