虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

10.9

  • 过程控制及仪表(修订版)357页-9.8M.pdf

    专辑类-测试技术专辑-134册-1.93G 过程控制及仪表(修订版)357页-9.8M.pdf

    标签: 357 9.8 过程控制

    上传时间: 2013-07-21

    上传用户:ISRING001

  • 泰克TDS200系列通信扩展模块使用说明-58页-9.8M.PDF

    专辑类-测试技术专辑-134册-1.93G 泰克TDS200系列通信扩展模块使用说明-58页-9.8M.PDF

    标签: TDS 200 9.8

    上传时间: 2013-07-18

    上传用户:13081287919

  • 高级网络操作系统及其应用——TCP~IP协议与分组无线网-10.1M-PDF.pdf

    专辑类-网络及电脑相关专辑-114册-4.31G 高级网络操作系统及其应用——TCP~IP协议与分组无线网-10.1M-PDF.pdf

    标签: M-PDF 10.1 TCP

    上传时间: 2013-06-22

    上传用户:hehuaiyu

  • DS18B20温度计制作详细全过程.rar

    程序用BASCOM-AVR编写,也是比较简单,以前从没用过DS18B20,现学现编。采用9位精度,设置好后存入DS18B20的EEPROM。程序没仔细推敲,只是完成简单的显示温度功能。最多显示3位数字,(-10,100)显示1位小数,其它区间显示整数。

    标签: 18B B20 DS

    上传时间: 2013-07-10

    上传用户:WMC_geophy

  • 嵌入式应用技术基础教程.rar

    :嵌入式应用技术基础教程1 第1章 嵌入式应用技术概述 第2章 嵌入式应用技术的硬件基础 第3章 高级语言的串行通信编程 第4章 Freescale 08系列单片机概述 第5章 HC08 CPU与汇编基础 第6章 通用I/O与第一个汇编程序 第7章 08C语言 第8章 串行通信接口SCI与串行外设接口SPI 第9章 键盘中断模块与A/D转换模块 第10章 定时接口模块

    标签: 嵌入式 基础教程 应用技术

    上传时间: 2013-05-23

    上传用户:cx111111

  • 小车驱动LM298N的PCB与原理图

    小车驱动LM298N的PCB与原理图,用L298N驱动我的小车的两个直流减速电机,其实它很好用,1和15和8引脚直接接地,4管脚VS接2.5到46的电压,它是用来驱动电机的,9引脚是用来接4.5到7V的电压的,它是用来驱动L298芯片的,记住,L298需要从外部接两个电压,一个是给电机的,另一个给L298芯片的,6和11引脚是它的使能端,一个使能端控制一个电机,至于那个控制那个你自己焊接,你可以把它理解为总开关,只有当它们都是高电平的时候两个电机才有可能工作,5,7,10,12是298的信号输入端和单片机的IO口相连,2,3,13,14是输出端,输入5和7控制输出2和3, 输入的10,12控制输出的13,14

    标签: 298N 298 PCB LM

    上传时间: 2013-07-26

    上传用户:zhengjian

  • DTMF音频高级分析软件10.0

    能通过电话按键时的录音文件,采用离散傅立叶变换Goertzel算法,通过软件能够精确分析按键声音0-9、#、*的识别,通过最新技术和语音识别技术分析,能够完美的呈现出音频文件中电话号码发声的识别数字号码及按键顺序. 作者:小光 QQ:1512839549

    标签: DTMF 10.0 音频 分析软件

    上传时间: 2013-05-22

    上传用户:baiom

  • (2,1,9)软判决Viterbi译码器的设计与FPGA实现

    卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念,阐述了Viterbi算法的原理,重点讨论了决定Viterbi算法复杂度和译码性能的关键因素,在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器,并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下: 1.对输入数据采用了二比特四电平量化的软判决方式,对欧氏距离的计算方法进行了简化,以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式,和全并行的设计相比,在满足译码速度的同时,节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式,简化了控制模块的逻辑电路,优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法,与传统的寄存器交换法相比,减少了寄存器的使用,大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台,采用Modelsim仿真器对设计进行了功能仿真,结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法,巧妙地利用了Matlab算法仿真程序的输出结果,提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试,最大运行时钟频率110MHz,最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较,比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。

    标签: Viterbi FPGA 软判决 译码器

    上传时间: 2013-07-23

    上传用户:叶山豪

  • 电磁兼容原理与设计技术(第9章)

    【人邮出版社,2004,杨克俊编著】 本书系统介绍电磁兼容技术的基本知识、概念,以及国内、外电磁兼容技术标准,着重从工程实践角度阐述电磁兼容技术的原理、应用方法及应注意事项。全书共分10章,内容包括:屏蔽技术、滤波技术、接地技术、线路板设计、电缆设计、瞬态干扰抑制、电磁干扰诊断与解决技术以及在无线电通信系统和计算机系统中的EMC技术。 第9章 无线电通信系统中的电磁兼容技术

    标签: 电磁兼容 设计技术

    上传时间: 2013-04-24

    上传用户:changeboy

  • DSP Builder 10.10

    对于CPLD、FPGA和HardCopy? ASIC设计,Quartus? II软件10.1是业界性能和效能首屈一指的软件,现在可以下载。这一最新版软件引入了Qsys,它是功能强大的系统集成新工具。在Quartus II订购版软件10.1中以beta版的形式提供Qsys,它提高了系统开发速度,支持设计重用,从而缩短了FPGA设计过程,减轻了工作量。

    标签: Builder 10.10 DSP

    上传时间: 2013-06-10

    上传用户:yd19890720