在拿到一个产品的时候,很多时候,我们并没有电路图,那么,我们在这种情况下,如何讲述清楚线路板的原理以及工作情况呢,这就是将实物反原为电路原理图了.
上传时间： 2013-10-08
上传用户：joheace
CAM350软件的学习笔记目录1. CAM3501. 一. Gerber知识2. 二.CAM3503. 三.CAM350操作4. 附录Gerber知识l Gerber 文件的格式包括：¡ RS-274-X （常用）¡ RS-274-D （常用）¡ RS-274¡ Fire 9000¡ Mda 9000¡ Barco DPFl 标准的gerber file 格式可分为RS-274 与RS-274X 两种，其不同在于：¡ RS-274 格式的gerber file 与aperture 是分开的不同文件。¡ RS-274X 格式的aperture 是整合在gerber file 中的，因此不需要aperture文件(即，内含D 码)。PCB生成Gerber最好就是选用RS-274x格式，既标准，又兼容性高。l 数据格式：整数位+小数位 。常用：¡ 3：3（公制，整数3 位，小数3 位）¡ 2：4（英制，整数2 位，小数4 位）¡ 2：3（英制，整数2 位，小数3 位）¡ 3：3（英制，整数3 位，小数3 位）l 前导零、后导零和不导零：¡ 例：025690 前导零后变为：25690 (Leading)¡ 025690 后导零后变为：02569 (Trailing)¡ 025690 不导零后变为：025690 (None)l 单位：¡ METRIC（mm）¡ ENGLISH（inch or mil）l 单位换算：¡ 1 inch ＝ 1000 mil ＝ 2.54 cm ＝ 25.4 mm¡ 1 mm ＝ 0.03937 inch ＝ 39.37 mill GERBER 格式的数据特点：
上传时间： 2013-10-17
上传用户：yzy6007
protel 是一门实践性很强的课程，本课程以 protel99 的各种高级应用为内容，通精心选择的实例，着重讲述了原理图绘制和 PCB 设计的典型方法和技巧。通过深入析和学习 protel 各种绘制技巧和过程，使学生能在 PCB 制版和 protel 软件使用上更大的空间的提升。同时本课程采用听课、综合练习、多媒体等形式相结合的教学法，以使学生能够看懂、听懂，学会，真正的驾驭好 protel99 这门专业软件课程。
上传时间： 2013-10-09
上传用户：sxdtlqqjl
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
教学提示：可编程序控制器(Programmable Logic Controller,简称PLC)是以微处理器为核心，综合计算机技术、自动控制技术和通信技术发展起来的一种新型工业自动控制装置。随着大规模、超大规模集成电路技术和数字通信技术的进步和发展，PLC技术不断提高，在工业生产中获得极其广泛的应用。教学要求：本章让学生了解PLC及其控制系统的基本知识，重点了解PLC的技术特点、类型以及发展概况。第一章 可编程序控制器概论1.1 PLC的定义及特点1.1.1 PLC的产生及定义1.1.2 PLC的特点1.1.3 PLC的分类1.2 PLC的发展趋势
标签： 可编程序控制器
上传时间： 2013-10-28
上传用户：bnfm
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-10-09
上传用户：15736969615
电动机及其控制电路
上传时间： 2013-10-23
上传用户：7891
为西安205所军用光学测量系统而开发的多通道高速数据采集板，采集数据包中包括GPS秒脉冲时间信息，因此可以实现精确实时记录。
上传时间： 2013-10-10
上传用户：1397412112
电气工程基础知识学习
上传时间： 2013-10-16
上传用户：jdm439922924
