第1章 ASP.NET 3.5与开发工具 从本章开始，读者将能够系统的学习ASP.NET 3.5技术，相对于ASP.NET 2.0而言，在3.5版本的ASP.NET中并没有太多的变化，而更多的变化则在于C#编程语言中。而作为微软主推的编程语言，ASP.NET 3.5能够使用C#的最新特性进行高效的开发，本章从基础讲解什么是ASP.NET，以及开发工具的使用。
上传时间： 2017-08-24
上传用户：bjgaofei
酒店管理系统项目需求说明 第一部分 引言 1 1.1编写目的 1 1.2背景 1 第二部分 任务概述 2 3.1实现目标 2 3.1.1客房类型模块： 2 3.1.2客房信息模块： 2 3.2实现步骤 2 3.3时间安排 2 第三部分 开发环境 3 2.1开发工具 3 第四部分 网站布局 3
上传时间： 2017-08-24
上传用户：lhw888
数据结构课程设计 数据结构B+树 B+ tree Library
上传时间： 2013-12-31
上传用户：semi1981
struts2+spring2.0+hibernate3.2与acegi 1.0.7整合实现登陆验证，权限验证功能
标签： hibernate struts spring acegi
上传时间： 2017-09-25
上传用户：thesk123
多媒体相关专辑 48个 11.7GIllustrator绘图设计声像教程(1～7课) 596M.rar
标签：
上传时间： 2014-05-05
上传用户：时代将军
FE2.1芯片设计 USB2.0 HUB 1转7 PROTEL 原理图+PCB文件，Protel 99se 设计，包括原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。
上传时间： 2022-05-14
上传用户：aben
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
考察例1 4 - 8中的1 4个点。A中的最近点对为(b,h)，其距离约为0 . 3 1 6。B中最近点对为 (f, j)，其距离为0 . 3，因此= 0 . 3。当考察 是否存在第三类点时，除d, g, i, l, m 以外 的点均被淘汰，因为它们距分割线x= 1的 距离≥ 。RA ={d, i, m}，RB= {g, l}，由 于d 和m 的比较区中没有点，只需考察i 即可。i 的比较区中仅含点l。计算i 和l 的距离，发现它小于，因此(i, l) 是最近
标签：
上传时间： 2013-12-03
上传用户：66666
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2016-02-12
上传用户：evil
