QuartusII9.0破解器和破解方法
上传时间： 2013-11-23
上传用户：狗日的日子
NIOSIIREV7.0
上传时间： 2013-11-25
上传用户：smallfish
ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
上传时间： 2013-10-29
上传用户：1477849018@qq.com
wifi核心板原理图V1.0
上传时间： 2013-10-26
上传用户：h886166
最新蓝牙标准V4.0在Android平台上的应用
上传时间： 2013-11-10
上传用户：lchjng
二次谐波回旋管所需磁场仅为基模的一半，极大地降低了对工作磁场的要求。基于回旋管线性和自洽非线性理论设计了一只0.5 THz回旋管，采用TE56模为工作模式，分析了多项关键参数对注波互作用效率的影响，当其工作电压为49 kV，工作电流为5 A，工作磁场为时9.94 T，效率为22.52%，输出功率可达55 kW。
上传时间： 2013-11-14
上传用户：haiya2000
PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0中还通过使用128B/130B的编码方式（无效信息量减低为1.5625%），同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机性的数据，到接收端使用同样的多项式将其恢复出来）来实现数据传输密度和直流平衡以及时钟恢复的实现。
上传时间： 2014-12-29
上传用户：shaojie2080
M35_硬件设计手册_V1.0
上传时间： 2013-10-24
上传用户：pol123
USB2.0可以使用原来USB定义中同样规格的电缆，接头的规格也完全相同，在高速的前提下一样保持了USB 1.1的优秀特色，并且，USB 2.0的设备不会和USB 1.X设备在共同使用的时候发生任何冲突。
上传时间： 2014-02-18
上传用户：从此走出阴霾
您上次因技术速度不够快而等得不耐烦是什么时候？USB 3.0 SuperSpeed已经推出，有望大幅提升多媒体文件的传输速度。
上传时间： 2013-12-12
上传用户：浩子GG
